下了很大的決心來寫這篇文章，我做fpga也有兩年了，從剛開始的verilog開始學起，到後來的最小系統，再到颶風ii代開發板設計，到現在的xilinx xc2c系列cpld開發，覆蓋了硬體設計底層的一些經驗。其實自己很想玩下fpga的嵌入式，覺得很有前途的，但是後來自己也只是在學校開發板上過了下癮。談談如何玩fpga吧
要了解fpga首先弄懂它的結構，fpga是基於lut結構，在器件選型的時候一般是參考它的邏輯單元的大小，然後是功耗和匹配電平的關係，io口供電電平；內部pll供電電平；所有的fpga工作電壓都是在3.3v，2.5v，1.2v三者之間選擇，當然一定要弄清楚io口是基於cmos還是ttl工藝的，兩者不能混淆。
原理圖設計好後重點是pcb的設計，在設計前一定要反覆檢查原理圖，是否有原理上的錯誤，一定注意電源電路的設計完整性。對於一般的tqfp封裝的晶元要注意採用雙面板我習慣把電源放在底層，濾波電容也通過過孔置於底層，在設計中當然是先布電源，時鐘，最後布訊號線了，其中的一些小的細節不用我囉嗦了，想必各位比我還厲害了。
完成整個硬體電路板的設計後，接下來就是程式的設計了，這裡面靈活性很大，在設計中一定要注意語法的嚴謹性，乙個小小的「<="都會帶來無盡的麻煩，在完成程式設計後，一定要進行時序**，我一般是先把模組分塊利用工具內部波形**來檢視時序，接著採用signal tap ii進行內部邏輯分析，這個花了太多時間了，乙個**就要幾個小時。所以還是用testbench比較實際，注意是測試訊號建立時間保持時間是否滿足時序要求。
當然這個裡面涉及到的知識面遠遠不止這些，越是懂它越是難以琢磨。邏輯電路設計的時序是難點。時間有限先寫這麼多吧。未完待續。。。。。。
FPGA設計之硬體篇（二）
上次大致寫了篇關於fpga硬體設計的散文，這次寫寫專業點的東西。進入社會才發現往往人們是身不由己，之前想找份專做fpga的，發現在武漢這邊動不動就是研生，起步太高，我曾經發洩過，為什麼自己就不能遇到真正的伯樂 或許自己算不上一匹好馬 但是我真的努力過，我也爭取過，可是現實還是把自己淘汰。在現在的公司...
FPGA系統設計實戰經驗分享 硬體篇
產品，或者實驗室的師兄們都用那個公司的產品多一些等等。如果自己對那個公司的產品比較熟悉，還是不要輕易更換。因為學習軟體和了解晶元結構還是需要一些時間的，而且也會引入一些設計風險。人一般會有慣性的思維的，往往會把一些經驗帶到新的專案中，而實際上不同廠商的晶元在設計細節方面還是有些不同的，對這個公司的晶...
FPGA之綜合篇
1 綜合注意事項 綜合部分可以用setting進行所需要求來配置，比如fsm狀態機的碼型，rtl的綜合屬性。要進行網表層次重建可以設定 synth design flatten rebuild 基於專案的綜合可以直接按按鈕或者執行tcl指令 launch runs synth 1 基於非專案批作業的...