最近真心有些累，剛剛入門ic的設計，很多東西都不懂，得多整理下，這個專題是整理數字積體電路相關的知識點的，資料大多參考我們ic班老師的ppt，感謝老師！
對比如今的數字積體電路，之前學習的數字電子技術就是小巫見大巫，數電只研究到了門gate階段，而數集研究到了電路的層次，難度變大很多。下面這張圖是我們學習數位電路相關的層次圖。
一般我們學習數電的知識，可以從上往下，學到gate就沒了，要再深造可以學數集，這是從下往上，學器件的知識，最終專研電路，做個設計工程師，想想乙個數字晶元裡面幾十億跟電晶體，就整合在這一小塊ic裡面，心累是吧！
慢慢學吧，路雖遠，吾仍往的態度，讀這個專業，在學校就要好好學。
以cmos反相器為例：
這個是cmos的反相器的截面圖，屬於器件的層次，cmos可以理解為就是在同乙個襯底上製作nmos和pmos，裡面有些cmos工藝的概念，比如場氧、p襯底和n阱、多晶矽等，這裡就不詳細講了，總之，上面這圖已經將反相器的連線給連好了。
這個是從電路角度設計的乙個反相器：
這種簡單的門邏輯圖就是了：
數字積體電路的描述
一 三個描述領域 1.行為領域 描述乙個設計的基本功能，或者說所設計的電路應該做什麼。從概念上講，是純行為的描述，是輸入和輸出對映關係的描述。2.結構領域 描述乙個設計的邏輯結構，或者說乙個設計的抽象實現。典型的表達方式是一些抽象功能模組之間相互連線的網表。二 五個描述層次 1.系統級 是針對整個數...
數字積體電路的層次關係
一篇博文，挺喜歡它的那個層次圖，很清晰的反映了數字積體電路的層次關係 數位電路的設計，是按照層次化的方式進行的。在每乙個設計層次上，乙個複雜模組的內部細節可以被抽象化並用乙個黑盒子或模型來替代。典型的抽象層次 器件 電路 門 功能模組 系統。這點類似於軟體設計，也是採用層次化結構，乙個完整的程式由若...
讀 數字積體電路物理設計
靜態時序分析 sta貫穿設計過程的各個階段，從rtl邏輯綜合到布局 時鐘樹綜合 佈線和反標，直到tape out。每一次分析的目的都是為了檢查當前設計的結果是否滿足設計的約束條件。在做時序分析時，總延遲的期間延遲部分由時序庫提供，互連線延遲部分在每一階段是不一樣的。前者在設計中隨後者的變化而變化。即...