抖動定義為訊號距離其理想位置的偏離。本文將重點研究時鐘抖動，並**下面幾種型別的時鐘抖動：相鄰週期抖動、週期抖動、時間間隔誤差(tie)抖動、相位雜訊及相位抖動。
時鐘抖動簡介
時鐘抖動是時鐘沿距離其理想位置的偏離。在應用中理解時鐘抖動非常重要，因為它在系統時序預算方面肩負關鍵角色。它還能幫助系統設計人員理解系統時序餘量。隨著系統資料率越來越高，時序抖動在系統設計中已經變得更加關鍵，如在某些案例中系統效能限制由系統時序餘量來確定，因此充份了解時序抖動在系統設計中變得更加重要。總抖動可分為隨機抖動和確定性抖動等分量。本文並不**抖動的組成，而把重點放在時鐘抖動的不同型別。時鐘時序抖動可以在時域以及頻域測量。相鄰週期抖動、週期抖動及時間間隔誤差(tie)抖動在時域測量，而相位雜訊和相位抖動在頻域測量。部分抖動源包括熱雜訊、電源雜訊、地彈雜訊(ground bounce)、鎖相環(pll)電路、串擾及反射。圖1為時鐘抖動示例。
圖1: 時鐘抖動示例
時鐘抖動的不同型別
（1）相鄰週期抖動 ：測量的是1,000個時鐘週期內任意2個相鄰時鐘週期之間的時鐘週期(clock period)變化。
·相鄰週期抖動均方根值(rms)——測量1,000個時鐘週期內任意2個相鄰時鐘週期之間的時鐘週期測量值偏離。
·相鄰週期抖動峰-峰值——測量的是1,000個時鐘週期內任意2個相鄰時鐘周期間的最小時鐘週期變化與最大時鐘週期變化之差。
相鄰週期抖動測量用於確定應用中的高頻抖動，因為它測量了兩個相鄰時鐘週期之間的抖動。獲得較小的逐週期抖動值非常重要，因為它影響系統時序餘量。
（2）週期抖動：週期抖動測量的是10,000個時鐘週期波形內某個時鐘週期的時鐘週期最大偏離。
·週期抖動均方根值—— 測量10,000個時鐘週期內時鐘週期測量值的標準偏離。
·週期抖動峰-峰值 – 測量的是10,000個時鐘週期內最小時鐘週期與最大時鐘週期測量值之差。
週期抖動測量用於確定應用的低頻抖動，因為它藉測量10,000個時鐘週期內的時鐘週期偏離來測量抖動。週期抖動用於計算系統時序餘量。圖2是森美半導體可程式設計時鐘nb3n3020的週期抖動測量示例。
圖2： 安森美半導體可程式設計時鐘nb3n3020的週期抖動測量示例
安森美半導體的可程式設計時鐘nb3n3020擁有極佳的可程式設計時鐘抖動效能，典型週期抖動均方根值為3皮秒(ps)。
（3） 時間間隔誤差(tie)抖動
時間間隔誤差或tie抖動測量的是時鐘每個工作沿(active edge)與相應理想時鐘沿的距離。
* 時間間隔誤差(tie)抖動均方根值——測量時序誤差的標準偏離
* 時間間隔誤差(tie)峰-峰值——測量最小與最大時序誤差之差
時間間隔誤差抖動對時鐘及資料恢復(cdr)pll很重要，它顯示cdr中的pll是否能夠追蹤湧入的數量流。時間間隔誤差抖動較大就表明該cdr pll無法恰當地追蹤湧入資料流的變化。圖3是安森美半導體nb3n3002時鐘產生器tie抖動測量示例。
圖3：安森美半導體nb3n3002時鐘產生器tie抖動測量示例
（4）相位雜訊：相位雜訊在頻域測量，是在給定載波訊號偏移條件下額定1hz頻寬處的訊號功率與雜訊功率之比值。安森美半導體的時鐘產品擁有極佳的相位雜訊效能，如nb3n3002/nb3n5573時鐘產生器具有下述相位雜訊效能：
offset noise power
100hz -103dbc/hz
1khz -118dbc/hz
10khz -122dbc/hz
100khz -130dbc/hz
1mhz -132dbc/hz
10mhz -149dbc/hz
相位抖動：相位抖動是藉載波訊號特定頻率偏移範圍內對相位雜訊積分來測量的。相位抖動測量的是與載波訊號總能量相對應的載波訊號特定頻率偏移中的能量，測量方式是對相位雜訊圖下的面積進行積分。例如，同步光網路(sonet)使用距離載波訊號有12khz至20mhz的頻率偏移，對相位雜訊圖下的面積積分，從而測量相位抖動。光纖通道(fc)則使用距離載波訊號637khz到10mhz的頻率偏移來對相位雜訊圖下的面積積分，從而測量相位抖動。
相位雜訊及相位抖動測量示例
安森美半導體的pureedge pll的典型相位抖動低於0.5ps。圖4的相位雜訊圖顯示了安森美半導體晶體振盪器產品系列中的一款pureedge pll器件nbxdba018的效能。這器件產生155.52mhz/311.04mhz的雙頻低壓正射極耦合邏輯(lvpecl)輸出，滿足sonet應用的抖動要求。
圖4：相位雜訊圖顯示安森美半導體pureedge pll的典型相位抖動低於0.5ps
總結：
本文介紹了時鐘抖動並闡釋了時鐘抖動的不同型別以及各種型別時鐘抖動測量的意義。本文還給出了不同型別時鐘抖動測量的示例。隨著系統資料率增高，有時候系統效能限制由系統時序餘量確定，因此，理解時序時鐘抖動對系統設計人員很重要。
時鐘的相關概念
前言 主要是pll dcm pll，即鎖相環。是 fpga 中的重要資源。由於乙個複雜的 fpga 系統往往需要多個不同頻率，相位的時鐘訊號。所以，乙個 fpga 晶元中 pll 的數量是衡量 fpga 晶元能力的重要指標。fpga 的設計中，時鐘系統的 fpga 高速的設計極其重要。dcm dig...
時鐘抖動 Jitter 和時鐘偏斜 Skew
在進行時序分析時，經常會遇到兩個比較容易混淆的概念，那就是時鐘抖動 clock jitter 和時鐘偏斜 clock skew 下面就解釋下兩者的區別 由於晶振本身穩定性，電源以及溫度變化等原因造成了時鐘頻率的變化，指的是時鐘週期的變化。也即相對於理想時鐘沿產生的不隨時間積累的 時而超前 時而滯後的...
FPGA 時鐘抖動淺記
時鐘抖動是指晶元的某乙個給定點上時鐘週期發生暫時的變化，即相鄰兩個時鐘週期之間存在差值。這個誤差是時鐘發生器內部產生的，和晶振或者pll內部電路有關，時鐘訊號傳播過程中的雜訊對其也有影響。時鐘抖動有兩種型別 確定性抖動和隨機性抖動。暫時不展開 降低時鐘抖動的方法 1 選擇相位雜訊特性好 時鐘抖動小 ...