謂定點小數,就是小數點的位置是固定的。我們是要用整數來表示定點小數,由於小數點的位置是固定的,所以就沒有必要儲存它(如果儲存了小數點的位置,那就是浮點數了)。既然沒有儲存小數點的位置,那麼計算機當然就不知道小數點的位置,所以這個小數點的位置是我們寫程式的人自己需要牢記的。
先以10進製為例。如果我們能夠計算12+34=46的話,當然也就能夠計算1.2+3.4 或者 0.12+0.34了。所以定點小數的加減法和整數的相同,並且和小數點的位置無關。乘法就不同了。 12*34=408,而1.2*3.4=4.08。這裡1.2的小數點在第1位之前,而4.08的小數點在第2位之前,小數點發生了移動。所以在做乘法的時候,需要對小數點的位置進行調整?!可是既然我們是做定點小數運算,那就說小數點的位置不能動!!怎麼解決這個矛盾呢,那就是捨棄最低位。 也就說1.2*3.4=4.1,這樣我們就得到正確的定點運算的結果了。所以在做定點小數運算的時候不僅需要牢記小數點的位置,還需要記住表達定點小數的有效位數。上面這個例子中,有效位數為2,小數點之後有一位。
現在進入二進位制。我們的定點小數用16位二進位制表達,最高位是符號位,那麼有效位就是15位。小數點之後可以有0 - 15位。我們把小數點之後有n位叫做qn,例如小數點之後有12位叫做q12格式的定點小數,而q0就是我們所說的整數。
q12的正數的最大值是 0 111 . 111111111111,第乙個0是符號位,後面的數都是1,那麼這個數是十進位制的多少呢,很好運算,就是 0x7fff / 2^12 = 7.999755859375。對於qn格式的定點小數的表達的數值就它的整數值除以2^n。在計算機中還是以整數來運算,我們把它想象成實際所表達的值的時候,進行這個運算。
反過來把乙個實際所要表達的值x轉換qn型的定點小數的時候,就是x*2^n了。例如 0.2的q12型定點小數為:0.2*2^12 = 819.2,由於這個數要用整數儲存, 所以是819 即 0x0333。因為捨棄了小數部分,所以0x0333不是精確的0.2,實際上它是819/2^12 =0.199951171875。
我們用數學表示式做一下總結:
x表示實際的數(*乙個浮點數), q表示它的qn型定點小數(乙個整數)。
q = (int) (x * 2^n)
x = (float)q/2^n
由以上公式我們可以很快得出定點小數的+-*/演算法:由於/ 2^n和* 2^n可以簡單的用移位來計算,所以定點小數的運算比浮點小數要快得多。下面我們用乙個例子來驗證一下上面的公式:假設q1,q2,q3表達的值分別為x1,x2,x3
q3 = q1 + q2 若 x3 = x1 + x2
q3 = q1 - q2 若 x3 = x1 - x2
q3 = q1 * q2 / 2^n若 x3 = x1 * x2
q3 = q1 * 2^n / q2若 x3 = x1 / x2
我們看到加減法和一般的整數運算相同,而乘除法的時候,為了使得結果的小數點位不移動,對數值進行了移動。
用c語言來寫定點小數的乘法就是:
short q1,q2,q3;
....
q3=((long q1) * (long q2)) >> n;
用q12來計算2.1 * 2.2,先把2.1 2.2轉換為q12定點小數:
2.1 * 2^12 = 8601.6 = 8602
2.2 * 2^12 = 9011.2 = 9011
(8602 * 9011) >> 12 = 18923
18923的實際值是18923/2^12 = 4.619873046875 和實際的結果 4.62相差0.000126953125,對於一般的計算已經足夠精確了。
FPGA定點小數計算
首先,說明一下,這一系列的博文是對之前一段時間寫的幾篇文章的乙個整理,在原有文章的基礎上新增一些基本的理論。優化文章結構等。fpga定點小數計算 verilog版 第一篇 加法運算 fpga定點小數計算 verilog版 第二篇 乘法運算 fpga定點小數計算 verilog版 第三篇 除法運算 f...
FPGA定點小數運算
謂定點小數,就是小數點的位置是固定的。我們是要用整數來表示定點小數,由於小數點的位置是固定的,所以就沒有必要儲存它 如果儲存了小數點的位置,那就是浮點數了 既然沒有儲存小數點的位置,那麼計算機當然就不知道小數點的位置,所以這個小數點的位置是我們寫程式的人自己需要牢記的。先以10進製為例。如果我們能夠...
fpga結構主體 FPGA內部結構
補充說明 實際開發中可以從這四個方面認識fpga的內部結構,分別是 可配置邏輯塊 clb 輸入輸出塊 iob 佈線通道 routing channels 可程式設計開關 psw 實際中,主要用clb用來衡量fpga的可使用資源數。clb主要包含查詢表 lut 和d觸發器,分別組成fpga的組合邏輯單...