fpga（filed programmable gate device）：現場可程式設計邏輯器件
fpga基於查詢表加觸發器的結構，採用sram工藝，也有採用flash或者反熔絲工藝；主要應用高速、高密度大的數位電路設計。
fpga由可程式設計輸入/輸出單元、基本可程式設計邏輯單元、嵌入式塊ram、豐富的佈線資源（時鐘/長線/**）、底層嵌入功能單元、內嵌專用的硬核等組成；
目前市場上應用比較廣泛的fpga晶元主要來自altera與xilinx。另外還有其它廠家的一些低端晶元(actel、lattice)。
這裡主要介紹altera
cyclone ii系列
fpga的內部硬體結構：
fpga器件結構
可程式設計輸入/輸出單元ioe
可程式設計邏輯單元le
嵌入式塊ram
佈線資源
底層嵌入功能單元
altera cyclone iv器件結構
fpga的內部結構包括：
可程式設計邏輯門陣列，由最小單元le組成
可程式設計輸入輸出單元ioe
嵌入式ram塊，為m4k塊，每個的儲存量為4k，掉電丟失
佈線網路
pll鎖相環，ep4ce6e22c8n最大的倍頻至250mhz,這也是該晶元的最大工作頻率
可程式設計i/o，可配置成oc門、三態門、雙向io、單端／差分等；支援各種不同的i/o標準：lvttl、lvcoms、sstl、lvds、hstl、pci等；
altera 器件ioe結構
altera器件的輸入輸出結構：可配置成三態、輸入／輸出、雙向io
altera器件中cyclone系列中的ioe結構是基本的輸入、輸出、使能的觸發器結構。
基本可程式設計邏輯單元le由查詢表(look up table)觸發器(ff)組成，而le是組成lab的最小單元；
lut一般是4輸入查詢表，高階器件（xilinx v5）採用lut-6結構；lut可看成4位位址線的16x1的ram 結構。
ff是可程式設計的觸發器，可配置成同步/非同步復位、同步/非同步置位、使能、裝載等功能觸發器。
可程式設計邏輯塊：
xilinx clb由四個slice構成；而altera的lab由16個/8個le構成；
基本邏輯單元le/slice：
xilinx 為slice:包括兩個lut-4/兩個ff;
altera為le:包括乙個lut-4/乙個ff;
嵌入式塊ram可配置單/雙埠ram、偽雙埠ram、rom、fifo、shift、cam等；不同廠家的塊ram大小不一樣：
全域性佈線資源：用於全域性時鐘/全域性復位/全域性置位佈線；
長線資源：用於bank或者嵌入式功能單元的高速訊號或者第二全域性時鐘的佈線；
**資源：用於其中邏輯單元間的邏輯互聯與佈線；
全域性佈線資源：
全域性時鐘樹：
主要是指pll/dpll、dcm、dsp48、乘法器、嵌入式硬核/軟核；
xilinx：dcm、dsp48/48e、dpll、multiplier等
altera：pll/epll/fpll、dspcore等；
multiplier結構
pll/dcm：嵌入式鎖相環
altera:pll
xilinx:dcm
altera的cyclone ii器件最多有四個pll，分布在晶元四個角；需要主要的是altera的pll是模擬鎖相環，在電源／地方面要做考慮。
xilinx的spatan-3器件最多有四個dcm，也是分布在晶元四個角。
兩者的區別：altera的pll可支援較低的輸入頻率，可xilinx的dcm支援的最低鎖相頻率為24/32mhz；但xilinx的高階器件virtex-5的dpll可達到很低的輸入頻率。
內嵌專用硬核
指高速序列收發器；gmac、serdes、pcie等；
xilinx：gmac、serdes、pci、gtx、grx
atera：gmac、serdes、pcie、spi.4/sfi.5
大西瓜fpga-->
配套開發板：
部落格資料、**、、文字等屬大西瓜fpga所有，切勿用於商業！ 若引用資料、**、、文字等等請註明出處，謝謝！
FPGA晶元介紹
1 引言 給fpga乙個支點，它可以撬動整個數字邏輯。給我一根槓桿我就能撬動地球 是古希臘數學家 物理學家阿基公尺德說的，這句話是阿基公尺德的經典語錄，這句話還被翻譯為 給我乙個支點，我就能撬起整個地球 用了誇張的方式來說明槓桿原理。2 章節目錄 第一，前言 第二，章節目錄 第三，fpga晶元介紹 ...
FPGA硬體管腳設定介紹
1 1.i o,asdo 在as 模式下是專用輸出腳，在ps 和jtag 模式下可以當i o 腳來用。在as 模式下，這個腳是cii 向序列配置晶元傳送控制訊號的腳。也是用來從配置晶元中讀配置資料的腳。在as 模式下,asdo 有乙個內部的上拉電阻，一直有效，配置完成後，該腳就變成三態輸入腳。asd...
Zynq7000晶元內部介紹
基於arm雙核coretexa9 arm v7架構 高達1ghz 單雙精度浮點單元 neon多 處理引擎 高速緩衝，中斷，dma，定時器，rtc，ent，3個看門狗 快取每個cpu 32kb 1級指令和資料快取 512kb 2級快取 2個cpu共享 支援8位奇偶校驗 片內儲存 片上boot rom ...