鎖存器（latch）是一種對脈衝電平敏感的儲存單元電路，它們可以在特定輸入脈衝電平作用下改變狀態。鎖存，就是把訊號暫存以維持某種電平狀態。鎖存器的最主要作用是快取，其次完成高速的控制器與慢速的外設的不同步問題，再其次是解決驅動的問題，最後是解決乙個i/o口既能輸出也能輸入的問題。鎖存器是利用電平控制資料的輸入，它包括不帶使能控制的鎖存器和帶使能控制的鎖存器。
lip-flop：觸發器，是時鐘邊沿觸發，可儲存1bitdata，是register的基本組成單位。在每個儲存單元電路上引入乙個時鐘脈衝（clk）作為控制訊號，只有當clk到來時電路才被「觸發」而動作，並根據輸入訊號改變輸出狀態。把這種在時鐘訊號觸發時才能動作的儲存單元電路稱為觸發器，以區別沒有時鐘訊號控制的鎖存器。
閘電路是構建組合邏輯電路的基礎，而鎖存器和觸發器是構建時序邏輯電路的基礎。閘電路是由電晶體構成的，鎖存器是由閘電路構成的，而觸發器是由鎖存器構成的。也就是電晶體-》閘電路-》鎖存器-》觸發器，前一級是後一級的基礎。latch完成同乙個功能所需要的門較觸發器要少，所以在asic中用的較多。
鎖存器電平觸發，非同步設計，受佈線延遲影響較大，很難保證輸出沒有毛刺產生。latch將靜態時序分析變得極為複雜。
觸發器邊沿觸發，同步設計，不容易受毛刺的印象。時序分析簡單。面積比latch大，消耗的閘電路比latch多。
鐘控d觸發器其實就是d鎖存器，邊沿d觸發器才是真正的d觸發器，鐘控d觸發器在使能情況下輸出隨輸入變化，邊沿觸發器只有在邊沿跳變的情況下輸出才變化。
兩個鎖存器可以構成乙個觸發器,歸根到底還是dff是邊沿觸發的，而latch是電平觸發的。鎖存器的輸出對輸入透明的，輸入是什麼，輸出就是什麼，這就是鎖存器不穩定的原因，而觸發器是由兩個鎖存器構成的乙個主從觸發器，輸出對輸入是不透明的，必須在時鐘的上公升/下降沿才會將輸入體現到輸出，所以能夠消除輸入的毛刺訊號。
鎖存器和觸發器的區別
有關鎖存器和觸發器的區別，有很多種不同的說法，但本質上是乙個意思，都十分的精闢和精彩，這裡整理一下。解釋一 鎖存器是一種對脈衝電平 也就是0或者1 敏感的儲存單元電路，而觸發器是一種對脈衝邊沿 即上公升沿或者下降沿 敏感的儲存電路。解釋二 觸發器 泛指一類電路結構,它可以由觸發訊號 如 時鐘,置位,...
鎖存器，觸發器概念及區別
1.鎖存器 latch 是由電平出發的儲存單元，資料儲存的動作取決於輸入時鐘，訊號的電平值，僅當鎖存器處於使能狀態時，輸出才會隨著資料輸入發生變化。鎖存器有兩個輸入，乙個是有效訊號en,乙個是輸入資料訊號data in,有乙個輸出q，它的功能就是在en有效的時候，把data in的值傳給q，也就是鎖...
鎖存器與觸發器
鎖存器和觸發器是具有記憶功能的二進位制存貯器件，是組成各種時序邏輯電路的基本器件之一。區別為 一 latch同其所有的輸入訊號相關，當輸入訊號變化時latch就變化，沒有時鐘端。主要控制靠的是使能端，當使能端有效時，鎖存器的輸出與輸入相同 當使能端無效時，鎖存器輸出被鎖存，與輸出無關 二 觸發器fl...