本片部落格主要介紹一下rs鎖存器（rs latch），d鎖存器（d latch）和d觸發器（d flip flop）各自的電路原理和優缺點以及演變歷史。
真值表：rs
q00q
0111
0011
x注意到
電路圖：
為了解決rs鎖存器帶來的問題（rs不能同時為1），在此基礎上，新增兩個與門和乙個非門，即可避免這種情況。公升級版電路名字就叫d鎖存器。
但是d鎖存器同樣存在它的問題，那就是無法去除輸入的毛刺（換句話說，對毛刺很敏感）。可以看到當e端為0的時候，r端也會恒為0，s端則等於d端輸入，亦即是此時輸出直接等於輸入。所以在e=0的時候，輸出完全跟隨輸入（哪怕輸入存在毛刺/抖動，這在電路中十分常見！！！）。為了進一步的改進，人們在此基礎上又提出了d觸發器。
電路圖：
通過兩個d鎖存器級聯，並加入乙個非門，就形成了d觸發器。通過非門，使得兩個d鎖存器的時鐘存在乙個180°的相位差（亦即是相差半個時鐘週期），從而實現，只在時鐘上公升沿的時候讀取輸入並輸出，所以其他時候輸入的變化不會傳導到輸出端，去除了輸入可能存在的毛刺，得到了穩定的輸出。
（二）鎖存器 D觸發器 門控時鐘
鎖存器 鎖存器只對電平敏感，在同步電路設計中應當盡量避免 組合邏輯中的case語句缺失default if else缺失else 高電平敏感的1位資料 鎖存器的實現 assign q clk 1 d q 或 always clk or d begin if clk q d end d觸發器 觸發器對...
鎖存器與觸發器
鎖存器和觸發器是具有記憶功能的二進位制存貯器件，是組成各種時序邏輯電路的基本器件之一。區別為 一 latch同其所有的輸入訊號相關，當輸入訊號變化時latch就變化，沒有時鐘端。主要控制靠的是使能端，當使能端有效時，鎖存器的輸出與輸入相同 當使能端無效時，鎖存器輸出被鎖存，與輸出無關 二 觸發器fl...
鎖存器和觸發器區別
鎖存器 latch 是一種對脈衝電平敏感的儲存單元電路，它們可以在特定輸入脈衝電平作用下改變狀態。鎖存，就是把訊號暫存以維持某種電平狀態。鎖存器的最主要作用是快取，其次完成高速的控制器與慢速的外設的不同步問題，再其次是解決驅動的問題，最後是解決乙個i o口既能輸出也能輸入的問題。鎖存器是利用電平控制...