使用者的設計首先轉化成rtl級，然後再map到fpga的資源，比如lut，dff或者dsp等資源裡去。這些map好的fpga資源用實際晶元裡的哪個物理資源（哪一行哪一列的哪個slice)來實現就是place了，place完成後就要根據他們之間的邏輯關係來連線，用什麼佈線資源來連，就是route。
這裡面有非常複雜的優先順序演算法關係，還要求速度快，節省資源，延時小。
布局佈線過程當然是自動的，所謂的約束是人為給它一些控制（約束）。比如你希望某些資源放在什麼位置。某個時鐘走哪個pll，某個訊號走哪個管腳等等。
使用者的約束其實是要基於對器件的了解程度的。fpga在pcb板上的放置跟將來你訊號的走向也有關係的，輸入訊號從板的什麼位置過來，**進fpga，在fpga裡面如何處理，從哪邊輸出，再出pcb，都有關係。人為的讓訊號在板上跑來跑去就是延時的增加。理論上講使用者是可以隨意分配管腳，但是對乙個專業的工程師，這個隨意是有原則的，那就是以減少訊號延時為宗旨。
PCB布局和佈線
布局 1 以電源為例，布局按照電流的走向，由高壓向低壓布局，走線盡量要短 火線和零線之間間距盡量大，如果比較近而有一定距離，可以做挖孔處理。經過光耦的低壓電路可以雙面敷銅，增加抗干擾性。高壓電路和低壓電路之間挖孔處理，防止爬電。2 所有器件，盡量遠離板邊，防止靜電放電。3 晶振部分電路靠近晶元。佈線...
FPGA布局及資源優化
3.fpga pcb佈線時會遇到調整線序的問題。1 這要根據專案需求看調整後的布局是否滿足專案需求，調整好後一定要原理圖工程師給出最新的原理圖，最後fpga根據新布局重新驗證管腳等。千萬不要口口相傳丟失了資訊。2 ddr換線序可以參照xilinx的mig手冊，仔細核對的。3 ddr pcb佈線所需的...
利用飛線手工布局和佈線
乙個印製板的佈線是否能夠順利完成，主要取決於布局，而且，佈線的密度越高，布局就越重要。幾乎每個設計者都遇到過這樣的情況，佈線僅剩下幾條時卻發現無論如何都布不通了，不得不刪除大量或全部的已佈線，再重新調整布局！合理的布局是保證順利佈線的前提。乙個布局是否合理沒有絕對的判斷標準，可以採用一些相對簡單的標...