from：
ddr2與ddr的區別
1、速率與預取量
ddr2的實際工作頻率是ddr的兩倍，ddr2記憶體擁有兩倍於標準ddr記憶體的4bit預期能力。
2、封裝與電壓
ddr封裝為tsopii，ddr2封裝為fbga；
ddr的標準電壓為2.5v，ddr2的標準電壓為1.8v。
3、bit pre-fetch
ddr為2bit pre-fetch，ddr2為4bit pre-fetch。
4、新技術的引進
ddr2引入了ocd、odt和post
（1）odt：odt是內建核心的終結電阻，它的功能是讓dqs、rdqs、dq和dm訊號在終結電阻處消耗完，防止這些訊號在電路上形成反射；
（2）post cas：它是為了提高ddr2記憶體的利用效率而設定的；
在沒有前置cas功能時，對其他l-bank的定址操作可能會因當前行的cas命令占用位址線而延後，並使資料i/o匯流排出現空閒，當使用前置cas後，消除了命令衝突並使資料i/o匯流排的利率提高。
（3）ocd（off-chip driver）：離線驅動調整，ddr2通過ocd可以提高訊號的完整性
ocd的作用在於調整dqs與dq之間的同步，以確保訊號的完整與可靠性，ocd的主要用意在於調整i/o介面端的電壓，來補償上拉與下拉電阻值，目的是讓dqs與dq資料訊號間的偏差降低到最小。調校期間，分別測試dqs高電平和dq高電平，與dqs低電平和dq高電平時的同步情況，如果不滿足要求，則通過設定突發長度的位址線來傳送上拉/下拉電阻等級，直到測試合格才退出ocd操作。
ddr3與ddr2的區別
1、ddr2為1.8v，ddr3為1.5v；
2、ddr3採用csp和fbga封裝，8bit晶元採用78球fbga封裝，16bit晶元採用96球fbga封裝，而ddr2則有60/68/84球fbga封裝三種規格；
3、邏輯bank數量，ddr2有4bank和8bank，而ddr3的起始bank8個；
4、突發長度，由於ddr3的預期為8bit,所以突發傳輸週期（bl，burst length）也固定位8，而對於ddr2和早期的ddr架構的系統，bl=4也是常用的，ddr3為此增加了乙個4-bitburst chop（突發突變）模式，即由乙個bl=4的讀取操作加上乙個bl=4的寫入操作來合成乙個bl=8的資料突發傳輸，屆時可通過a112位位址線來控制這一突發模式；
5、定址時序（timing），ddr2的al為0~4，ddr3為0、cl-1和cl-2，另外ddr3還增加了乙個時序引數——寫入延遲（cwd）；
6、bit pre-fetch：ddr2為4bit pre-fetch,ddr3為8bit pre-fetch；
7、新增功能，zq是乙個新增的引腳，在這個引腳上接有240歐姆的低公差參考電阻，新增裸露srt（self-reflash temperature）可程式設計化溫度控制儲存器時鐘頻率功能，新增pasr（partialarray self-refresh）區域性bank重新整理的功能，可以說針對整個儲存器bank做更有效的資料讀寫以達到省電功效；
9、點對點連線（point-to-point,p2p），這是為了提高系統效能而進行的重要改動。
總體比較
ddr4展望
DDR掃盲 DDR的發展簡史
from ddr的種類 1 ddr sdram double data rate synchronous dynamic random access memory，雙倍資料率同步動態隨機訪問儲存器 2 ddr2 sdram double data rate two synchronous dynam...
DDR掃盲 DDR的特性分析
from 儲存原理 儲存原理示意圖 行選與列選訊號將使儲存電容與外界間的傳輸電路導通，從而可進行放電 讀取 與充電 寫入 另外，圖中重新整理放大器的設計並不固定，目前這一功能被併入讀出放大器 sense amplifier 簡稱s amp dll 延遲鎖定迴路 dll 的任務是根據外部時鐘動態修正內...
記憶體 DDR2與DDR
ddr2與ddr的區別 與ddr相比，ddr2最主要的改進是在記憶體模組速度相同的情況下，可以提供相當於ddr記憶體兩倍的頻寬。這主要是通過在每個裝置上高效率使用兩個dram核心來實現的。作為對比，在每個裝置上ddr記憶體只能夠使用乙個dram核心。技術上講，ddr2記憶體上仍然只有乙個dram核心...