分立元件閘電路雖然結構簡單，但是存在著體積大、工作可靠性差、工作速度慢等許多缺點。2023年美國德克薩斯儀器公司率先將數位電路的元器件和連線製作在同一矽片上，製成了積體電路。由於積體電路體積小、質量輕、工作可靠，因而在大多數領域迅速取代了分立元件電路。隨著積體電路製作工藝的發展，積體電路的整合度越來越高。
按照整合度的高低，將積體電路分為小規模積體電路、中規模積體電路、大規模積體電路、超大規模積體電路。根據製造工藝的不同，積體電路又分為雙極型和單極型兩大類。ttl閘電路是目前雙極型數字積體電路中用的最多的一種。
ttl閘電路中用的最普遍的是與非門電路，下面以ttl與非門為例，介紹ttl電路的基本結構、工作原理和特性。
（1）ttl與非門的基本結構
圖1是ttl與非門的電路結構。可以看出，ttl與非門電路基本結構由3部分構成：輸入級、中間級和輸出級。因為電路的輸入端和輸出端都是三極體結構，所以稱這種結構的電路為三極體---三極體邏輯電路。
圖1 ttl與非門電路的基本結構
輸入級：輸入級是乙個與閘電路結構。t1是多發射極電晶體，可以把它的集電結看成乙個二極體，把發射結（三個發射結）看成是與前者背靠背的3個二極體，如圖2所示。由此看出，輸入級就是乙個與閘電路：y=a·b·c。
(a)多發射極電晶體
(b)多發射極電晶體的等效二級管電路
圖2 多發射極電晶體的等效電路
中間級：由三極體t2和電阻rc1、re2組成。在電路的開通過程中利用t2的放大作用，為輸出管t3提供較大的基極電流，加速了輸出管的導通。所以，中間級的作用是提高輸出管的開通速度，改善電路的效能。
輸出級：由三極體t3、t4、二極體d和電阻rc4組成。如圖3所示，圖3（a）是前面講過的三極體非閘電路，圖3（b）是ttl與非門電路中的輸出級。從圖中可以看出，輸出級由三極體t3實現邏輯非的運算。但在輸出級電路中用三極體t4、二極體d和rc4組成的有源負載替代了三極體非閘電路中的rc,目的是使輸出級具有較強的負載能力。
圖3 電晶體非閘電路與ttl與非門輸出級
（2）工作原理
在下面的分析中假設輸入高、低電平分別為3.6v和0.3v，pn結導通壓降為0.7v。
①輸入全為高電平3.6v（邏輯1）
如果不考慮t2的存在，則應有ub1=ua+0.7=4.3v。顯然，在存在t2和t3的情況下，t2和t3的發射結必然同時導通。而一旦t2和t3導通之後，ub1便被鉗在了2.1v（ub1=0.7×3=2.1v），所以t1的發射結反偏，而集電結正偏，稱為倒置放大工作狀態。由於電源通過rb1和t1的集電結向t2提供足夠的基極電位，使t2飽和，t2的發射極電流在re2上產生的壓降又為t3提供足夠的基極電位，使t3也飽和，所以輸出端的電位為uy=uces=0.3v, uces為t3飽和壓降。
可見實現了與非門的邏輯功能之一：輸入全為高電平時，輸出為低電平。
②輸入低電平0.3v（邏輯0）
當輸入端中有乙個或幾個為低電平0.3v（邏輯0）時，t1的基極與發射級之間處於正向偏置，該發射結導通，t1的基極電位被鉗位到ub1=0.3+0.7=1v。t2和t3都截止。由於t2截止，由工作電源vcc流過rc2的電流僅為t4的基極電流，這個電流較小，在rc2上產生的壓降也小，可以忽略，所以ub4≈vcc=5v，使t4和d導通，則有：uy=vcc-ube4-ud=5-0.7-0.7=3.6v。
可見實現了與非門的邏輯功能的另一方面：輸入有低電平時，輸出為高電平。
綜合上述兩種情況，該電路滿足與非的邏輯功能，是乙個與非門。
用與非門設計血型配對電路 數電複習之閘電路
數電複習之閘電路 考點總結 1.分析所給ttl電路的邏輯 真值表和邏輯式 2.計算ttl閘電路的扇出係數 3.oc門負載電阻的計算 4.分析所給的cmos電路的邏輯 真值表和邏輯式 各考點分析 首先這些電路都是不需要會畫的，會分析就行，因此在複習的時候不要花大把的時間去記憶電路圖，熟悉熟悉就可以，重...
或非門sr鎖存器 sr鎖存器的工作原理
rs鎖存器是一兩輸入 兩輸出的電路，其電路如下圖a，其有兩個互相交叉反饋相連的兩個與非門構成，其兩個輸出為兩個相反的輸出 或稱為互補輸出 圖b給出了其邏輯符號。圖中 rd,sd為rs鎖存器的兩個輸入端，q和 q為兩個互補的輸出，從圖上不難看出，當 rd sd為高 電平時輸出狀態不發生變化，而僅當其乙...
2 2基本共射放大電路的工作原理
我們繼續以npn型電晶體為例，看看三極體如何將放大電路實現出來的吧。在之前三極體的學習中，我們知道可以通過控制基極的電流來改變集電極的電流，所以我們很自然的在說到放大電路，第一反應就是電晶體的放大作用。那麼在之前的三極體學習過程中，我們曾經搭建過乙個簡單的基本共射放大電路，如下圖所示 其中的rb和r...