上拉電阻：
1、當ttl電路驅動coms電路時，如果ttl電路輸出的高電平低於coms電路的最低高電平（一般為3.5v），
這時就需要在ttl的輸出端接上拉電阻，以提高輸出高電平的值。
2、oc閘電路必須加上拉電阻，才能使用。
3、為加大輸出引腳的驅動能力，有的微控制器管腳上也常使用上拉電阻。
4、在coms晶元上，為了防止靜電造成損壞，不用的管腳不能懸空，一般接上拉電阻產生降低輸入阻抗，
提供洩荷通路。
5、晶元的管腳加上拉電阻來提高輸出電平，從而提高晶元輸入訊號的雜訊容限增強抗干擾能力。
6、提高匯流排的抗電磁干擾能力。管腳懸空就比較容易接受外界的電磁干擾。
7、長線傳輸中電阻不匹配容易引起反射波干擾，加上下拉電阻是電阻匹配，有效的抑制反射波干擾。
上拉電阻阻值的選擇原則包括:
1、從節約功耗及晶元的灌電流能力考慮應當足夠大；電阻大，電流小。
2、從確保足夠的驅動電流考慮應當足夠小；電阻小，電流大。
3、對於高速電路，過大的上拉電阻可能邊沿變平緩。綜合考慮以上三點,通常在1k到10k之間選取。
對下拉電阻也有類似道理
對上拉電阻和下拉電阻的選擇應結合開關管特性和下級電路的輸入特性進行設定，主要需要考慮以下幾個
因素：1．
驅動能力與功耗的平衡。以上拉電阻為例，一般地說，上拉電阻越小，驅動能力越強，但功耗越大
，設計是應注意兩者之間的均衡。
2． 下級電路的驅動需求。同樣以上拉電阻為例，當輸出高電平時，開關管斷開，上拉電阻應適當選擇以
能夠向下級電路提供足夠的電流。
3． 高低電平的設定。不同電路的高低電平的門檻電平會有不同，電阻應適當設定以確保能輸出正確的電
平。以上拉電阻為例，當輸出低電平時，開關管導通，上拉電阻和開關管導通電阻分壓值應確保在零電平
門檻之下。
4． 頻率特性。以上拉電阻為例，上拉電阻和開關管漏源級之間的電容和下級電路之間的輸入電容會形成
rc延遲，電阻越大，延遲越大。上拉電阻的設定應考慮電路在這方面的需求。
下拉電阻的設定的原則和上拉電阻是一樣的。
oc門輸出高電平時是乙個高阻態，其上拉電流要由上拉電阻來提供，設輸入端每埠不大於100ua,
設輸出口驅動電流約500ua，標準工作電壓是5v，輸入口的高低電平門限為0.8v(低於此值為低電平)；
2v(高電平門限值)。
選上拉電阻時：
500ua x 8.4k= 4.2即選大於8.4k時輸出端能下拉至0.8v以下，此為最小阻值，再小就拉不下來了。如果
輸出口驅動電流較大，則阻值可減小，保證下拉時能低於0.8v即可。
當輸出高電平時，忽略管子的漏電流，兩輸入口需200ua
200ua x15k=3v即上拉電阻壓降為3v，輸出口可達到2v，此阻值為最大阻值，再大就拉不到2v了。選10k可
用。coms門的可參考74hc系列
設計時管子的漏電流不可忽略，io口實際電流在不同電平下也是不同的，上述僅僅是原理，一句話概括為
：輸出高電平時要餵飽後面的輸入口，輸出低電平不要把輸出口喂撐了（否則多餘的電流喂
給了級聯的輸入口，高於低電平門限值就不可靠
這個是灌電流負載。
這個是拉電流負載
___________________________
裡首先要說明，晶元手冊中的拉 source current、灌電流sink current是乙個引數值，
是晶元在實際電路中允許輸出端拉、灌電流的上限值（允許最大值）。而下面要講的
這個概念是電路中的實際值。由於數位電路的輸出只有高、低（0，1）兩種電平值，
高電平輸出時，一般是輸出端對負載提供電流，其提供電流的數值叫「拉電流」；低電平輸出時，
一般是輸出端要吸收負載的電流，其吸收電流的數值叫「灌（入）電流」。對於輸入電流的器件而言：
灌入電流和吸收電流都是輸入的，灌入電流是被動的，吸收電流是主動的。如果外部電流
通過晶元引腳向晶元內„流入‟稱為灌電流（被灌入）；反之如果內部電流通過晶元引腳
從晶元內„流出‟稱為拉電流（被拉出）
——在此，做而論道鄭重向大
家提出建議：設計微控制器的負載電路，應該採用「灌電流負載」的電路形式，以避免無謂的電流消耗。
————————————————————————————————————————
1、51微控制器的p0口為了實現準3態，採用了oc輸出，也就是集電極懸空輸出，也有叫圖騰柱輸出的。這種電路結構，只有下拉能力，高電平輸出沒有電流，在高電平時表現為高阻態;加上上拉電阻，就會失去高阻態，變成 1、0 兩態。
2、p0口上拉電阻的選擇，應遵循基本的電路設計原則，不能盲目套用，要看后級情況而定：
例如，后級驅動的是1只npn三極體，這個三極體的放大倍數(β)=100倍，三極體的負載電流(ic)要求100ma，當電源為5v時：
a、三極體的ib=ic/β=1ma;
b、上拉電阻大約=r=5v/ib=5kω;
c、為了使三極體注入ib後就迅速進入導通(開)狀態，r應再小一些，如4k3;
3、由上面計算可見，三極體的負載大小、放大倍數直接影響到前級上拉電阻的選取;上拉電阻選擇的不合理，要麼后級驅動無力或根本驅動不了;要麼微控制器埠功耗過大，尤其是電池供電的裝置更應注意!
更要注意的是，上拉電阻絕對不能小於250ω!否則會損壞埠!
4、上述的電路設計應該說是不合理的;我們經常能見到這樣的電路設計：
微控制器埠通過 上拉電阻 > npn三極體 > 來控制繼電器，這種設計在上電時繼電器總要先吸合，這時就要在程式啟動後立即將埠清0，使繼電器釋放;但每次上電短暫的吸合還是無法克服。
比較好的用法是採用負邏輯設計，例如埠驅動led燈，應採用 埠 > led > 電阻 > 電源，避免採用 埠 > led > 電阻 > 地 + 上拉電阻;再例如微控制器輸出去驅動的三極體，最好採用pnp型!這樣就沒有上拉的麻煩(基極電阻不能少!);在后級為ic時，即或是要上拉，也是象徵意義上的，使用5~10k完全可以。
5、除了p0口外，其他口不是特殊設計，即內部有上拉電阻，沒必要考慮上拉!
上拉電阻與下拉電阻的作用
所謂上，就是指高電平 所謂下，是指低電平。上拉，就是通過乙個電阻將訊號接電源，一般用於時鐘訊號資料訊號等。下拉，就是通過乙個電阻將訊號接地，一般用於保護訊號。這是根據電路需要設計的，主要目的是為了防止干擾，增加電路的穩定性。假如沒有上拉，時鐘和資料訊號容易出錯，畢竟，cpu的功率有限，帶很多bus線...
上拉電阻與下拉電阻的作用
上拉電阻就是把不確定的訊號通過乙個電阻鉗位在高電平，此電阻還起到限流的作用。同理，下拉電阻是把不確定的訊號鉗位在低電平。上拉電阻是指器件的輸入電流，而下拉指的是輸出電流。那麼在什麼時候使用上 下拉電阻呢？1 當ttl電路驅動cmos電路時，如果ttl電路輸出的高電平低於cmos電路的最低高電平 一般...
上拉電阻與下拉電阻的作用
微控制器的管腳輸入需要有明確的訊號，也就是要麼高電平，要麼低電平。通常我們認為，你的輸入腳如果和vcc相接，那肯定是高電平 和gnd相接，那肯定是低電平。然而還有一種狀態你可能忽視了，就是管腳懸空的時候。管腳懸空的時候，由於電路中的電磁感應，可以在管腳上隨機地感應出時高時低的電平，這就使得在微控制器...