上拉電阻與下拉電阻

在數字邏輯電路中，乙個訊號不是0，就是1。正是因為這樣，數位電路的設計才簡單，可靠。

通常，用電壓5v（或者接近5v）代表 on 開狀態，代表高電平，對應狀態 1。用電壓0v （或者接近0v）代表off關狀態，代表低電平，對應狀態0。

有些開發板是基於3,3v的，因此使用3.3v作為高電平。

如果乙個線路中的電壓處於不確定的狀態（例如乙個引腳不和任何其它迴路連通時），那我們就說它的電壓是浮動的，他會隨著時間不斷變化，跳動，而且很容易受到外界環境的影響。處於這種不確定狀態的電路會被隨機解釋為高或者低電平。這種現象也叫電子雜訊。

然而程式必須是嚴格準確的，所以電路的設計一定要避免線路電壓處於浮動狀態。

我們可以使用上拉電阻或者下拉電阻將電路的電壓在任何時候都保持在確定的狀態下，這就是上拉電阻和下拉電阻的作用。

作用：將乙個未知的電平拉低到穩定的低電平狀態。

上圖中，我們要判定input這個引腳是高電平還是低電平。

當按鈕s2沒按下時，input通過2個電阻接到gnd，是穩定的低電平。當s2按下時，+5v ,s2 , r2 ,gnd這條路導通，而input接在r2的前面，因此會得到高電平。

因此我麼可以通過input端是高電平還是低電平來判斷s2是否按下。如果沒有下拉電阻r2，那麼s2沒按下前，input沒有和任何東西相連，它的電平處於浮動狀態，且很容易受環境影響，帶來電子雜訊。

作用：將乙個未知的電平拉高到穩定的高電平狀態。

當s2沒按下時，input通過2個電阻和+5v連線（注意電路中並沒構成迴路，因此不會有壓降，所以input端依然是高電平），為高電平。當s2按下時，+5v，r2，s2,gnd形成迴路，r2 電阻大，產生壓降大，因此後面的input就是低電平。

因此，可以通過input端的電平來判斷s2是否按下。

相比下拉電阻，上拉電阻在數位電路中使用的更多。