verilog語句分為可綜合語句和不可綜合語句，可綜合語句是指語句具有描述組合邏輯和時序邏輯的能力，即為硬體描述語言；不可綜合語句用於對可綜合設計進行**驗證，即搭建testbench等。
程式一般指命令處理器執行一系列指令的語句的集合，而硬體描述語言並不是在命令處理器處理指令，其本身描述實際上是乙個數字邏輯電路，所以硬體描述語言並不是程式。
在單核處理器中，從時鐘週期這一微觀角度上看，指令是按順序執行的，在作業系統中，從巨集觀上看，程序可以併發執行，但即使程序具有併發屬性，從微觀上看來，處理器還是按指令順序執行應用程式。與併發性不同，並行性是指所有組成部分同時工作。
數字邏輯系統的設計依賴於硬體描述語言，綜合出來是乙個數位電路，因此，數字邏輯系統中所有的電路都是同時工作的（即為並行性）。然而**是乙個軟體行為，軟體行為存在併發性而不存在並行性。
verilog語句既包含可綜合成硬體電路、具有並行性的硬體描述語言，又包含不可綜合、具有併發性的**語言，這就是verilog語句的雙重特性。
併發性和並行性的區別
所有的併發處理都有排隊等候，喚醒，執行至少三個這樣的步驟.所以併發肯定是巨集觀概念，在微觀上他們都是序列被處理的，只不過資源不會在某乙個上被阻塞 一般是通過時間片輪轉 所以在巨集觀上看多個幾乎同時到達的請求同時在被處理。如果是同一時刻到達的請求也會根據優先順序的不同，而先後進入佇列排隊等候執行。併發...
並行性和併發性的區別
前段時間被別人問起關於核心併發性的問題，當時隨便說了一下，但後來細想，我還真不知道什麼是併發性，回想一下當年在學校裡學作業系統這門課程的時候，這兩個概念都是一知半解的，更別說這麼幾年過去了，更加就模糊了。網上搜了一大堆資料，下面來整理一下思路！所謂並行性 parallelism 是指在同一時刻或是同...
Raft之WAL並行性
文中思想具有普適性，和raft無關，提到raft主要是考慮到目前raft作為一致性協議的情況比較多，因而就更多的說一下如何和raft結合。對於熱點一直是難題，雖然有cache層面來緩解熱點，但對於一致性要求高的場景還是需要持久化，較難處理熱點問題，因為熱點有著突發性並且 有著滯後性，也沒辦法通過超細...