數位電路中的干擾：
由於數位電路是利用上公升沿/
/斷時電流急驟變化引起電源電壓變動等問題。這樣就需要在數位電路中考慮佈線的電感和寄生電容構成的分布常數電路、防止上衝、下衝造成波形的混亂及訊號反射、延遲、衰減、線間電磁干擾的交調失真。
高頻電路中的干擾：、l
成分的影響。
防靜電的措施：
由於靜電放電電流和瞬間產生的高電壓會使ic
破壞，從而使系統或裝置造成誤動作和故障。為了防止靜電放電，在設計方面可以採取以下措施：
1) 避免使用超出要求的高速ic
、特別是注意輸入電路。在可能的情況下輸入電路採用差分方式。濾波電路要緊靠
ic連線。
2) 對半導體進行輸入保護。在聯結器的輸入部分為了使雜訊控制在半導體耐壓值以下而加入限幅電路。由於cmos
柵極抗靜電雜訊效能弱，所以不易用於聯結器的輸入部分。
3) 避免使用邊沿解髮型ic
，而使用選通方式或帶門閂的電路。
4) 為了抑制誤動作的發生率，在控制端、輸出端應做成低有效邏輯。
5) 對高靈敏度的訊號輸入要進行濾波。將頻帶外的高頻濾除，這對運算放大器不輸入過大的訊號是很重要的。還要注意所用電容器的引線電感。
6) 在軟體方面也要採取了一些措施。由於靜電放電是一次性過渡脈衝，所以可通過多次校驗檢出錯誤資料。在微機中為了防止意外停止而設定看門狗電路（監視電路）。
7) 電子電路及佈線要遠離放靜電的金屬機箱。
8) 機箱的金屬和金屬連線部分要除去塗料緊密相接，盡可能加螺釘固定。
製板注意事項：
為了減少由放電電流產生的電磁場影響，在印製電路板上應該採取如下措施：
1) 減少環面積。在所形成的環中由於磁通交聯，會在該環中感應電流，環的面積越大磁通交聯的越多，感應的電流也就越大。因此為了使電源、地線所形成的環面積最小，應使電源和地線盡量接近佈線。在電源、地線之間安裝高頻旁路電容，使環面積減少。為了減小訊號線和地線之間形成的環面積，將訊號接近地線進行佈線。
2) 使佈線最短。要考慮訊號線長度的分配，設計時將低有效訊號線加長，而將高有效訊號線做成最短。各器件相互間的佈線做成最短，並將連線在輸入輸出線上的器件安裝在端子的附近。
3) 使用多層線路板，這是在模擬電路及高速數位電路中常見的。
鋪地的作用：
在高速數位電路中，脈衝訊號的頻譜具有非常寬範圍的高次諧波成分。使用的工作頻率越高，受寄生電容、電感的影響越大。假設具有電感l
的圖形上流過高頻電流
i，則電感
l產生的壓降為：
v=l·
di/dt
該圖形就像乙個天線，將輻射雜訊傳送出去。將地線做成面可減少地線的阻抗，降低放電電流產生的電壓降。
論壇推薦 數位電路如何抗干擾
在電子系統設計中，為了少走彎路和節省時間，應充分考慮並滿足抗干擾性 的要求，避免在設計完成後再去進行抗 干擾的補救措施。形成干擾的基本要素有三個 1 干擾源，指產生干擾的元件 裝置或訊號，用數學語言描述如下 du dt，di dt大的地方就是干擾源。如 雷 電 繼電器 可控矽 電機 高頻時鐘等都可 ...
數位電路中的時序分析 一）
最近在設計中遇到了亞穩態情況的處理，因此又回頭去看了一下數位電路中的時序分析，本篇文章主要講的就是數位電路中的時序分析。延時可以分成兩大類 一類是門延時 另一類的是d觸發器的延時。這兩類延時在時序電路分析中都要涉及到。首先我們來看一下門延時。門延時指的是構成門的電晶體在有限的時間內完成轉換，也就是當...
數位電路中關鍵路徑的選取
所謂關鍵路徑就是，在電路中頻繁呼叫，而且延遲過長，或者產生意外的機率比較大的線路 怎樣提取關鍵路徑 1 組合電路中的關鍵路徑提取 q a b c d e b 因為b的傳輸要兩級，可以簡單的提取b作為一級的 q a c d e b 2 always block中的關鍵路徑提取 always中關鍵路徑的...