##同步復位：
同步復位：顧名思義，同步復位就是指復位訊號只有在時鐘上公升沿到來時，才能有效。否則，無法完成對系統的復位工作。用verilog描述如下：
always @ (posedge clk) begin
if (!rst_n)
…end
##非同步復位：
非同步復位：它是指無論時鐘沿是否到來，只要復位訊號有效，就對系統進行復位。用verilog描述如下：
always @ (posedge clk or negedge rst_n) begin
if (!rst_n)
…end
##各自的優缺點：
1、總的來說，同步復位的優點大概有3條：
a、有利於**器的**。
b、可以使所設計的系統成為100%的同步時序電路，這便大大有利於時序分析，而且綜合出來的fmax一般較高。
c、因為他只有在時鐘有效電平到來時才有效，所以可以濾除高於時鐘頻率的毛刺。他的缺點也有不少，主要有以下幾條：
a、復位訊號的有效時長必須大於時鐘週期，才能真正被系統識別並完成復位任務。同時還要考慮，諸如：clk skew,組合邏輯路徑延時,復位延時等因素。
b、由於大多數的邏輯器件的目標庫內的dff都只有非同步復位埠，所以，倘若採用同步復位的話，綜合器就會在暫存器的資料輸入埠插入組合邏輯，這樣就會耗費較多的邏輯資源。
2、對於非同步復位來說，他的優點也有三條，都是相對應的
a、大多數目標器件庫的dff都有非同步復位埠，因此採用非同步復位可以節省資源。
b、設計相對簡單。
c、非同步復位訊號識別方便，而且可以很方便的使用fpga的全域性復位埠gsr。
缺點：a、在復位訊號釋放(release)的時候容易出現問題。具體就是說：倘若復位釋放時恰恰在時鐘有效沿附近，就很容易使暫存器輸出出現亞穩態，從而導致亞穩態。
b、復位訊號容易受到毛刺的影響。
同步復位與非同步復位 非同步復位和同步復位區別
同步復位與非同步復位 非同步復位和同步復位區別.瀏覽 188次 一 同步復位與非同步復位特點 同步復位就是指復位訊號只有在時鐘上公升沿到來時，才能有效。否則，無法完成對系統的復位工作。非同步復位是指無論時鐘沿是否到來，只要復位訊號有效，就對系統進行復位。二 非同步復位和同步復位的優缺點 1 同步復位...
同步復位 非同步復位 非同步復位同步釋放筆記
同步復位 非同步復位 非同步復位同步釋放筆記 一般來說，競爭 冒險是由於組合電路競爭冒險產生毛刺，從而影響整個邏輯電路。其實時序電路中也是存在競爭 冒險的，而這一特性主要是由d觸發器輸入端訊號之間的竟爭產生的。存在以下兩種競爭 冒險。1 clk上公升沿與rstn下降沿同時到達 實際上對於d觸發器而言...
如何區分同步復位和非同步復位？
大俠好，歡迎來到fpga技術江湖，江湖偌大，相見即是緣分。大俠可以關注fpga技術江湖，在 闖蕩江湖 行俠仗義 欄裡獲取其他感興趣的資源，或者一起煮酒言歡。如何區分同步復位和非同步復位？可以理解為同步復位是作用於狀態，然後通過狀態來驅動電路復位的嗎 這樣理解的話，復位鍵作為激勵拉高到響應拉高，是不是...