非同步：
（優點:
占用較少邏輯單元
缺點：可能會產生競爭冒險）
同步： always @(posege clk or posedge rst_n)
(優點：可以盡量點少競爭冒險的可能
altera 最佳解決辦法：非同步
復位，同步釋放
//非同步復位 同步釋放rtl檢視
原理：所謂非同步復位和同步釋放，是指復位訊號是非同步有效的，即復位的發生與clk無關。後半句「同步釋放」是指復位訊號的撤除（釋放）則與clk相關，即同步的。
下面說明一下如何實現非同步復位和同步釋放的。
非同步復位：顯而易見，rst_async_n非同步復位後，rst_sync_n將拉低，即實現非同步復位。
同步釋放：這個是關鍵，看如何實現同步釋放，即當復位訊號rst_async_n撤除時，由於雙緩衝電路的作用，rst_sync_n復位訊號不會隨著rst_async_n的撤除而撤除。
假設rst_async_n撤除時發生在clk上公升沿，如果不加此電路則可能發生亞穩態事件（在始終上公升沿附近rst置1，這時候建立時間還不夠長，資料可能還未打入暫存器，導致輸出不確定）。但是加上此電路以後，假設第一級d觸發器clk上公升沿時rst_async_n正好撤除，則d觸發器1輸出高電平「1」，此時第二級觸發器也會更新輸出，但是輸出值為前一級觸發器次clk來之前時的q1輸出狀態。顯然q1之前為低電平，顧第二級觸發器輸出保持復位低電平，直到下乙個clk來之後，才隨著變為高電平。即同步釋放。
同步復位 非同步復位 非同步復位同步釋放筆記
同步復位 非同步復位 非同步復位同步釋放筆記 一般來說，競爭 冒險是由於組合電路競爭冒險產生毛刺，從而影響整個邏輯電路。其實時序電路中也是存在競爭 冒險的，而這一特性主要是由d觸發器輸入端訊號之間的竟爭產生的。存在以下兩種競爭 冒險。1 clk上公升沿與rstn下降沿同時到達 實際上對於d觸發器而言...
非同步復位同步釋放
結構簡單，節省資源 待深度挖掘，為什麼就結構簡單了呢？1 這裡有乙個巨集觀解釋 最好是系統一起復位釋放，但是時鐘域不同，不可能保證系統一起復位釋放。一般來說，系統復位釋放的順序，是需要保證的。否則系統就是不安全的。舉個例子，系統啟動時，核心讀取啟動指令，要powerdown某外設 但是powerdo...
非同步復位同步釋放
簡介 在實際的工程中選擇復位策略之前必須考慮許多設計方面的問題，如使用同步復位或者非同步復位或者非同步復位同步釋放 asynchronous reset synchronous release或者synchronized asynchronous reset 以及是否每乙個觸發器都需要進行復位。復位...