佈線（layout）是
pcb設計
工程師最基本的工作技能之一。走線的好壞將直接影響到整個系統的效能,大多數高速的設計理論也要最終經過layout得以實現並驗證,由此可見,佈線在高速pcb設計中是至關重要的。下面
搜芯網將針對實際佈線中可能遇到的一些情況,分析其合理性,並給出一些比較優化的走線策略。主要從直角走線,差分走線,蛇形線等三個方面來闡述。
1、直角走線一般是
pcb佈線
中要求盡量避免的情況,也幾乎成為衡量佈線好壞的標準之一,那麼直角走線究竟會對訊號傳輸產生多大的影響呢？從原理上說,直角走線會使傳輸線的線寬發生變化,造成阻抗的不連續。其實不光是直角走線,頓角,銳角走線都可能會造成阻抗變化的情況。直角走線的對訊號的影響就是主要體現在三個方面：一是拐角可以等效為傳輸線上的容性負載,減緩上公升時間;二是阻抗不連續會造成訊號的反射;三是直角尖端產生的emi。
傳輸線的直角帶來的寄生電容可以由下面這個經驗公式來計算：c=61w(er)1/2/z0 在上式中,c就是指拐角的等效電容（單位：pf）,w指走線的寬度（單位：inch）,εr指介質的介電常數,z0就是傳輸線的特徵阻抗。舉個例子,對於乙個4mils的50歐姆傳輸線（<εr為4.3）來說,乙個直角帶來的電容量大概為0.0101pf,進而可以估算由此引起的上公升時間變化量：t10-90%=2.2*c*z0/2 = 2.2*0.0101*50/2 = 0.556ps
通過計算可以看出,直角走線帶來的電容效應是極其微小的。由於直角走線的線寬增加,該處的阻抗將減小,於是會產生一定的訊號反射現象,我們可以根據傳輸線章節中提到的阻抗計算公式來算出線寬增加後的等效阻抗,然後根據經驗公式計算反射係數：ρ=(zs-z0)/(zs+z0),一般直角走線導致的阻抗變化在7%-20%之間,因而反射係數最大為0.1左右。而且,可以看到,在w/2線長的時間內傳輸線阻抗變化到最小,再經過w/2時間又恢復到正常的阻抗,整個發生阻抗變化的時間極短,往往在10ps之內,這樣快而且微小的變化對一般的訊號傳輸來說幾乎是可以忽略的。
很多人對直角走線都有這樣的理解,認為尖端容易發射或接收電磁波,產生emi,這也成為許多人認為不能直角走線的理由之一。然而很多實際測試的結果顯示,直角走線並不會比直線產生很明顯的emi。也許目前的儀器效能,測試水平制約了測試的精確性,但至少說明了乙個問題,直角走線的輻射已經小於儀器本身的測量誤差。
總的說來,直角走線並不是想象中的那麼可怕。至少在ghz以下的應用中,其產生的任何諸如電容,反射,emi等效應在tdr測試中幾乎體現不出來,高速
pcb設計
工程師的重點還是應該放在布局,電源/地設計,走線設計,過孔等其他方面。當然,儘管直角走線帶來的影響不是很嚴重,但並不是說我們以後都可以走直角線,注意細節是每個優秀工程師必備的基本素質,而且,隨著數位電路的飛速發展,pcb工程師處理的訊號頻率也會不斷提高,到10ghz以上的rf設計領域,這些小小的直角都可能成為高速問題的重點物件。
2、差分走線: 差分訊號（differential signal）在高速電路設計中的應用越來越廣泛,電路中最關鍵的訊號往往都要採用差分結構設計,什麼另它這麼倍受青睞呢？在pcb設計中又如何能保證其良好的效能呢？帶著這兩個問題,我們進行下一部分的討論。何為差分訊號？通俗地說,就是驅動端傳送兩個等值、反相的訊號,接收端通過比較這兩個電壓的差值來判斷邏輯狀態「0」還是「1」。而承載差分訊號的那一對走線就稱為差分走線。
差分訊號和普通的單端訊號走線相比,最明顯的優勢體現在以下三個方面：
a.抗干擾能力強,因為兩根差分走線之間的耦合很好,當外界存在雜訊干擾時,幾乎是同時被耦合到兩條線上,而接收端關心的只是兩訊號的差值,所以外界的共模雜訊可以被完全抵消。
b.能有效抑制emi,同樣的道理,由於兩根訊號的極性相反,他們對外輻射的電磁場可以相互抵消,耦合的越緊密,洩放到外界的電磁能量越少。
c.時序定位精確,由於差分訊號的開關變化是位於兩個訊號的交點,而不像普通單端訊號依靠高低兩個閾值電壓判斷,因而受工藝,溫度的影響小,能降低時序上的誤差,同時也更適合於低幅度訊號的電路。
目前流行的lvd（ow voltage differential signaling）就是指這種小振幅差分訊號技術。 對於pcb工程師來說,最關注的還是如何確保在實際走線中能完全發揮差分走線的這些優勢。也許只要是接觸過layout的人都會了解差分走線的一般要求,那就是「等長、等距」。等長是為了保證兩個差分訊號時刻保持相反極性,減少共模分量;等距則主要是為了保證兩者差分阻抗一致,減少反射。「盡量靠近原則」有時候也是差分走線的要求之一。但所有這些規則都不是用來生搬硬套的,不少工程師似乎還不了解高速差分訊號傳輸的本質。下面重點討論一下pcb差分訊號設計中幾個常見的誤區。
3、蛇形線蛇形線是佈線過程中常用的一種走線方式，其主要目的是為了調節延時滿足系統時序設計要求，但是設計者應該有這樣的認識：蛇形線會破壞訊號質量，改變傳輸延時，佈線時要盡量避免使用，因此一塊pcb上的蛇形線越多並不意味著越「高階」。實際設計中，為了保證訊號有足夠的保持時間，或減小同組訊號之間的時間偏移，往往不得不故意進行繞線，例如ddr*（ddr1/ddr2/ddr3）中的dqs與dq訊號組要求要嚴格等長以降低pcb skew，這時就要用到蛇形線
PCB佈線技巧
在進行佈線之前，首選需要了解一下電路圖，比如那些是訊號線，那些電容有什麼作用。電源需要走多寬。1mm 40ml 一般情況下1a的電流線寬選擇1mm 最好將訊號線表不同的顏色做特殊處理，保證訊號的傳輸完整。走線的時候開啟drp走線，f4是打孔。一般規則設定為5ml以上。當移動原件的時候需要看線的走向可...
PCB佈線總結
如果讓你做個系統板或者說畫個 pcb都覺得很簡單。可真看到自己的產品就不這麼樂觀了。尤其是使用以後。問題一大堆，經常可以看到不大的板上一堆飛線，更有甚者不好用又找不出毛病，根本是廢板一塊 這時才能明白，關鍵是設計思路，當然若有點創意就更好了！實際上如果告訴你必須用什麼電子元件設計乙個可以完成某項功能...
PCB佈線經驗
元器件布局 1.元器件到噴錫銅帶的間隙應該在2mm 80mil 以上.2.bga器件的封裝與其它元器件的間隙 5mm,如不考慮返修其距離可以縮小到2mm 去耦電容選擇 core電源的濾波電容推薦採用x7r材質 高速訊號和模擬視音訊訊號佈線 1.模擬視音訊訊號佈線要包地 最好不打過孔 或打乙個過孔 音...