從ip 核的提供方式上，通常將其分為軟核、硬核和固核這3 類。從完成ip 核所花費的成本來講，硬核代價最大；從使用靈活性來講，軟核的可復用使用性最高。
軟核 (soft ip core)
軟核在 eda 設計領域指的是綜合之前的暫存器傳輸級 (rtl) 模型 ；具體在 fpga 設計中指的是對電路的硬體語言描述，包括邏輯描述、網表和幫助文件等。軟核只經過功能**，需要經過綜合以及布局佈線才能使用。其優點是靈活性高、可移植性強，允許使用者自配置 ；缺點是對模組的**性較低，在後續設計中存在發生錯誤
的可能性，有一定的設計風險。軟核是 ip 核應用最廣泛的形式。
固核 (firm ip core)
固核在 eda 設計領域指的是帶有平面規劃資訊的網表；具體在 fpga 設計中可以看做帶有布局規劃的軟核，通常以 rtl **和對應具體工藝網表的混合形式提供。將 rtl 描述結合具體標準單元庫進行綜合優化設計，形成門級網表，再通過布局佈線工具即可使用。和軟核相比，固核的設計靈活性稍差，但在可靠性上有較大提高。
目前，固核也是 ip 核的主流形式之一。
硬核 (hard ip core)
硬核在 eda 設計領域指經過驗證的設計版圖 ；具體在 fpga 設計中指布局和工藝固定、經過前端和後端驗證的設計，設計人員不能對其修改。不能修改的原因有兩個 ：首先是系統設計對各個模組的時序要求很嚴格，不允許打亂已有的物理版圖 ；其次是保護智財權的要求，不允許設計人員對其有任何改動。ip 硬核的不許修改特點使其復用有一定的困難，因此只能用於某些特定應用，使用範圍較窄。
FPGA開發之呼叫FFT IP核
有三種fft 1 流水線，streaming i o 結構 允許連續的資料處理 2 基 4，burst i o 結構 提供資料匯入 匯出階段和處理階段。此結構擁有較小的結構，但轉換時間較長 3 基 2，burst i o 結構 使用最少的邏輯資源，同 radix 4 相同，提供兩階段的過程。第一種結...
FPGA開發之FPGA開發流程簡介
我以前一直很疑惑晶元設計這一塊在實際中是怎麼做的呢？今天了解了一下，現在設計晶元一般採用fpga開發，大概流程如下 1 功能定義 器件選型 設計晶元之前當然你要知道你設計的晶元有什麼功能，然後就模組化，寫清楚誰誰誰幹什麼，這當然就是從上至下的方法，你試試從下到上給我看看。2 設計輸入 這一步就是說我...
FPGA學習第四課 使用IP核
本篇內容 ip核開發例項 計數器級聯 使用ip核 後面具體的操作就可以跟著教程做了，在此就先不一一枚舉。檔案 counter tb.v 是延時 repet 迴圈 注意counter tb和counter tb，昨晚我因為這個地方沒有注意，一直報錯 optimization failed error ...