1.4-bit prefetch
直接上乙個表，看看ddr2的三個頻率的關係，下圖是內部時鐘均為133mhz的ddr2/ddr/sdram的比較，由圖可以看到，相比於ddr，ddr2由於是4-bit prefetch，外部時鐘是內部匯流排時鐘的2倍，而ddr和sdram中，這兩個時鐘頻率相等
在 sdram 與 ddr 時代，這兩個時鐘頻率是相同的，但在 ddr-ⅱ記憶體中，內部時鐘變成了外部時鐘的一半。以 ddr-ⅱ 533 為例，資料傳輸頻率為 533mhz（ 對於每個資料引腳，則是 533mbps/pin），外部時鐘頻率為 266mhz，內部時鐘頻率為 133mhz。因為內部一次傳輸的資料就可供外部介面傳輸 4 次，雖然以 ddr 方式傳輸，但資料傳輸頻率的基準— — 外部時鐘頻率仍要是內部時鐘的兩倍才行。
2. ddr-ⅱ的新操作與新時序設計
2.1片外驅動調校（ocd，off-chip driver）
ddr-ⅱ內存在開機時也會有初始化過程，同時在 emrs 中加入了新設定選項，由於大同小異，在
此就不多說了。在 emrs 階段，ddr-ⅱ加入了可選的 ocd 功能。
ocd 的主要用意在於調整 i/o 介面端的電壓，來補償上拉與下拉電阻值。目的是讓 dqs 與 dq 資料訊號之間的偏差降低到最小。調校期間，分別測試 dqs 高電平/dq 高電平，與 dqs 低電平/dq 高電平時的同步情況，如果不滿足要求，則通過設定突發長度的位址線來傳送上拉/下拉電阻等級（加一檔或減一檔），直到測試合格才退出 ocd 操作。
2.2 片內終結（odt，on-die termination）
所謂的終結，就是讓訊號被電路的終端吸收掉，而不會在電路上形成反射，造成對後面訊號的影
響。 在 ddr 時代，控制與資料訊號的終結在主機板上完成，每塊 ddr 主機板在 dimm 槽的旁邊都會有乙個終結電壓島的設計，它主要由一排終結電阻構成。長期以來，這個電壓島一直是 ddr 主機板設計上的乙個難點。而 odt 的出現，則將這個難點消滅了。
odt 將終結電阻從主機板上移植到了記憶體晶元內部，主機板上不在有終結電路。odt 的功能與禁止由記憶體控制器控制，odt 所終結的訊號包括 dqs、rdqs（為 8bit 位寬晶元增設的專用 dqs 讀取訊號，主要用來簡化乙個模組中同時使用 4 與 8bit 位寬晶元時的控制設計）、dq、dm 等。
上圖中，左邊就是ddr時代，在主機板上完成訊號終結，右邊就是從ddr2開始，在記憶體晶元內部終結訊號。
在記憶體晶元工作時系統會把終結電阻器遮蔽，而對於暫時不工作的記憶體晶元則開啟終結電阻器以減少訊號的反射。由此ddr2記憶體控制器可以通過odt同時管理所有記憶體引腳的訊號終結。並且阻抗值也可以有多種選擇。如0ω、50ω、75ω、150ω等等。並且記憶體控制器可以根據系統內干擾訊號的強度自動調整阻值的大小。
2.3前置 cas、附加潛伏期與寫入潛伏期
前置 cas（posted cas）是為了解決 ddr 記憶體中指令衝突而設計的功能。它允許 cas 訊號緊隨 ras
傳送，相對於以往的 ddr 等於將 cas 前置了。
這樣，位址線可以立刻空出來，便於後面的行有效命令發出，避免造成命令衝突而被迫延後的情況發生，但讀/寫操作並沒有因此而提前，仍有要保證有足夠的延遲/潛伏期，為此，ddr-ⅱ引入了附加潛伏期的概念（al，additive latency），與 cl 一樣，單位為時鐘週期數。al+cl 被定義為讀取潛伏期（rl，read latency），相應的，ddr-ⅱ還對寫入潛伏期（wl，write latency）制定了標準，wl是指從寫入命令發出到第一筆資料輸入的潛伏期，不要將它和 tdqss 弄混了，後者是指 dqs 而不是資料。按規定，wl=rl-1，即 al+cl-1。
上圖中，act表示的是啟用訊號，在沒有前置 cas 功能時，對其他 l-bank 的定址操作可能會因當前行的 cas 命令占用位址線而延後，並使資料 i/o 匯流排出現空閒（上圖中的bubble處），當使用前置 cas 後，消除了命令衝突並使資料 i/o 匯流排的利率提高。
設定 posted-cas 後，必須附加潛伏期以保證應有延遲，此時讀取潛伏期（rl）就等於 al+cl，從
中可以看出 al 的值為 cl+trcd-1。
至此，ddr2的來龍去脈全部分析完畢，現在可以開始開啟晶元手冊，開始分析原始碼了。
記憶體 DDR2與DDR
ddr2與ddr的區別 與ddr相比，ddr2最主要的改進是在記憶體模組速度相同的情況下，可以提供相當於ddr記憶體兩倍的頻寬。這主要是通過在每個裝置上高效率使用兩個dram核心來實現的。作為對比，在每個裝置上ddr記憶體只能夠使用乙個dram核心。技術上講，ddr2記憶體上仍然只有乙個dram核心...
DDR2與DDR的區別
與ddr相比，ddr2最主要的改進是在記憶體模組速度相同的情況下，可以提供相當於ddr記憶體兩倍的頻寬。這主要是通過在每個裝置上高效率使用兩個dram核心來實現的。作為對比，在每個裝置上ddr記憶體只能夠使用乙個dram核心。技術上講，ddr2記憶體上仍然只有乙個dram核心，但是它可以並行訪問，在...
DDR2與DDR的區別
ddr2 與ddr 的區別 與ddr相比，ddr2最主要的改進是在記憶體模組速度相同的情況下，可以提供相當於ddr記憶體兩倍的頻寬。這主要是通過在每個裝置上高效率使用兩個dram核心來實現的。作為對比，在每個裝置上ddr記憶體只能夠使用乙個dram核心。技術上講，ddr2記憶體上仍然只有乙個dram...