1
、什麼是電磁干擾（emi）和電磁相容性(emc)?
(electromagnetic interference)
，有傳導干擾和輻射干擾兩種。 傳導干擾是指通過導電介質把乙個電網路上的訊號耦合（干擾）到另乙個電網路。輻射干擾是指干擾源通過空間把其訊號耦合（干擾）到另乙個電網路。在高速pcb及系統設計中，高頻訊號線、積體電路的引腳、各類接外掛程式等都可能成為具有天線特性的輻射干擾源，能發射電磁波並影響其他系統或本系統內其他子系統的正常工作。
自從電子系統降噪技術在70年代中期出現以來，主要由於美國聯邦通訊委員會在2023年和歐盟在1992提出了對商業數碼產品的有關規章，這些規章要求各個公司確保它們的產品符合嚴格的磁化係數和發射準則。符合這些規章的產品稱為具有電磁相容性emc（electromagnetic compatibility）。
2、什麼是訊號完整性(signal integrity)?
訊號完整性是指訊號在訊號線上的質量。訊號具有良好的訊號完整性是指當在需要的時候，具有所必需達到的電壓電平數值。差的訊號完整性不是由某一單一因素導致的，而是板級設計中多種因素共同引起的。主要的訊號完整性問題包括反射、振盪、地彈、串擾等。常見訊號完整性問題及解決方法 問
題 可 能 原 因
解 決 方 法
其 他 解 決 方 法
過大的上衝
終端阻抗不匹配
終端端接
使用上公升時間緩慢的驅動源
直流電壓電平不好
線上負載過大
以交流負載替換直流負載
在接收端端接，重新佈線或檢查地平面
過大的串擾
線間耦合過大
使用上公升時間緩慢的傳送驅動器
使用能提供更大驅動電流的驅動源
時延太大
傳輸線距離太長
替換或從新部線，檢查序列端接
使用阻抗匹配的驅動源，變更佈線策略 振盪
阻抗不匹配
在傳送斷串接阻尼電阻
3、什麼是反射(reflection)?
反射就是在傳輸線上的回波。訊號功率(電壓和電流)的一部分傳輸到線上並達到負載處，但是有一部分被反**。如果源端與負載端具有相同的阻抗，反射就不會發生了。
源端與負載端阻抗不匹配會引起線上反射，負載將一部分電壓反射回源端。如果負載阻抗小於源阻抗，反射電壓為負，反之，如果負載阻抗大於源阻抗，反射電壓為正。佈線的幾何形狀、不正確的線端接、經過聯結器的傳輸及電源平面的不連續等因素的變化均會導致此類反射。
4、什麼是串擾(crosstalk)?
串擾是兩條訊號線之間的耦合，訊號線之間的互感和互容引起線上的雜訊。容性耦合引發耦合電流，而感性耦合引發耦合電壓。pcb板層的引數、訊號線間距、驅動端和接收端的電氣特性及線端接方式對串擾都有一定的影響。
5、什麼是過衝(overshoot)和下衝(undershoot)?
過衝就是第乙個峰值或谷值超過設定電壓——對於上公升沿是指最高電壓而對於下降沿是指最低電壓。下衝是指下乙個谷值或峰值。過分的過衝能夠引起保護二極體工作，導致過早地失效。過分的下衝能夠引起假的時鐘或資料錯誤(誤操作)。
6、什麼是振盪(ringing)和環繞振盪（rounding）?
振盪的現象是反覆出現過衝和下衝。訊號的振盪和環繞振盪由線上過度的電感和電容引起，振盪屬於欠阻尼狀態而環繞振盪屬於過阻尼狀態。訊號完整性問題通常發生在週期訊號中，如時鐘等，振盪和環繞振盪同反射一樣也是由多種因素引起的，振盪可以通過適當的端接予以減小，但是不可能完全消除。
7、什麼是地電平面**雜訊和回流雜訊?
在電路中有大的電流湧動時會引起地平面**雜訊（簡稱為地彈），如大量晶元的輸出同時開啟時，將有乙個較大的瞬態電流在晶元與板的電源平面流過，晶元封裝與電源平面的電感和電阻會引發電源雜訊，這樣會在真正的地平面（0v）上產生電壓的波動和變化，這個雜訊會影響其它元器件的動作。負載電容的增大、負載電阻的減小、地電感的增大、同時開關器件數目的增加均會導致地彈的增大。
由於地電平面（包括電源和地）分割，例如地層被分割為數字地、模擬地、遮蔽地等，當數碼訊號走到模擬地線區域時，就會產生地平面回流雜訊。同樣電源層也可能會被分割為2.5v，3.3v，5v等。所以在多電壓pcb設計中，地電平面的**雜訊和回流雜訊需要特別關心。
8、在時域(time domain)和頻域(frequency domain)之間有什麼不同?
時域(time domain)是以時間為基準的電壓或電流的變化的過程，可以用示波器觀察到。它通常用於找出管腳到管腳的延時(delays)、偏移(skew)、過衝(overshoot)、、下衝(undershoot)以及建立時間(settling times)。
頻域(frequency domain)是以頻率為基準的電壓或電流的變化的過程，可以用頻譜分析儀觀察到。它通常用於波形與fcc和其它emi控制限制之間的比較。
9、什麼是阻抗(impedance)?
阻抗是傳輸線上輸入電壓對輸入電流的比率值(z0=v/i)。當乙個源送出乙個訊號到線上，它將阻礙它驅動，直到2*td時，源並沒有看到它的改變，在這裡td是線的延時(delay)。
10、什麼是建立時間(settling time)?
建立時間就是對於乙個振盪的訊號穩定到指定的最終值所需要的時間。
11、什麼是管腳到管腳(pin-to-pin)的延時(delay)?
管腳到管腳延時是指在驅動器端狀態的改變到接收器端狀態的改變之間的時間。這些改變通常發生在給定電壓的50%，最小延時發生在當輸出第乙個越過給定的閾值(threshold)，最大延時發生在當輸出最後乙個越過電壓閾值(threshold) ，測量所有這些情況。
12、什麼是偏移(skew)?
訊號的偏移是對於同乙個網路到達不同的接收器端之間的時間偏差。偏移還被用於在邏輯門上時鐘和資料達到的時間偏差。
13、什麼是斜率(slew rate)?
slew rate
就是邊沿斜率(乙個訊號的電壓有關的時間改變的比率)。i/o 的技術規範(如pci)狀態在兩個電壓之間，這就是斜率(slew rate)，它是可以測量的。
14、什麼是靜態線(quiescent line)?
在當前的時鐘週期內它不出現切換。另外也被稱為"stuck-at" 線或static線。串擾(crosstalk)能夠引起乙個靜態線在時鐘週期內出現切換。
15、什麼是假時鐘(false clocking)?
假時鐘是指時鐘越過閾值(threshold)無意識地改變了狀態(有時在vil 或vih之間)。通常由於過分的下衝(undershoot)或串擾(crosstalk)引起。
高速PCB設計
高速pcb設計 一 電子系統設計所面臨的挑戰 隨著系統設計複雜性和整合度的大規模提高，電子系統設計師們正在從事100mhz以上的電路設計，匯流排的工作頻率也已經達到或者超過50mhz，有的甚至超過100mhz。目前約50 的設計的時鐘頻率超過50mhz，將近20 的設計主頻超過120mhz。當系統工...
高速PCB設計心得
一 前言 隨著pcb 系統的向著高密度和高速度的趨勢不斷的發展，電源的完整性問題，訊號的完整性問題 si 以及emi，emc 的問題越來越突出，嚴重的影響了系統的效能甚至功能的實現。所謂高速並沒有確切的定義，當然並不單單指時鐘的速度，還包括數字系統上公升沿及下降沿的跳變的速度，跳變的速度越快，上公升...
需求設計入門
我正式參加的第乙個專案是移動渠道運營，由於公司人手不夠，老大將渠道資源的大模組交給我乙個人來負責，由於之前的詳細設計極為粗略，庫表設計也沒有，所以一切就得自己來搞定了。開發過程中與客戶進行過2次粗略的互動，可由於我是新手，對移動業務很是不熟悉，他們的需求我難以全部消化。兩個月後一期開發完畢，昨天在現...