(一)ttl高電平3.6~5v，低電平0v~2.4v cmos電平vcc可達到12v
cmos電路輸出高電平約為0.9vcc，而輸出低電平約為0.1vcc。
cmos電路不使用的輸入端不能懸空，會造成邏輯混亂。eda中國門戶** e q c9f q
ttl電路不使用的輸入端懸空為高電平，另外，cmos積體電路電源電壓可以在較大範圍內變化，因而對電源的要求不像ttl積體電路那樣嚴格。
用ttl電平他們就可以相容
(二)ttl電平是5v，cmos電平一般是12v。
因為ttl電路電源電壓是5v，cmos電路電源電壓一般是12v。
5v的電平不能觸發cmos電路，12v的電平會損壞ttl電路，因此不能互相相容匹配。
(三)ttl電平標準
輸出 l： <0.8v ； h：>2.4v。
輸入 l： <1.2v ； h：>2.0v
ttl器件輸出低電平要小於0.8v，高電平要大於2.4v。輸入，低於1.2v就認為是0，高於2.0就認為是1。
cmos電平：
輸出 l： <0.1*vcc ； h：>0.9*vcc。
輸入 l： <0.3*vcc ； h：>0.7*vcc.
一般微控制器、dsp、fpga他們之間管教能否直接相連. 一般情況下，同電壓的是可以的，不過最好是要好好查查技術手冊上的vil,vih,vol,voh的值，看是否能夠匹配（vol要小於vil，voh要大於vih，是指乙個連線當中的）。有些在一般應用中沒有問題，但是引數上就是有點不夠匹配，在某些情況下可能就不夠穩定，或者不同批次的器件就不能執行。
例如：74ls的器件的輸出，接入74hc的器件。在一般情況下都能好好執行，但是，在引數上卻是不匹配的，有些情況下就不能執行。
ttl與cmos電平使用起來有什麼區別?
1. 電平的上限和下限定義不一樣，cmos具有更大的抗噪區域或者稱更寬的雜訊容限。
同是5伏供電的話，ttl一般是1.7v和3.5v的樣子，cmos一般是2.2v,2.9v的樣子，不準確，僅供參考。
2。電流驅動能力不一樣，ttl一般提供25毫安的驅動能力，而cmos一般在10毫安左右。
3。需要的電流輸入大小也不一樣。ttl電路是電流控制器件，而cmos電路是電壓控制器件;一般ttl需要2.5毫安左右，cmos幾乎不需要電流輸入。
4。ttl電路的速度快，傳輸延遲時間短(5-10ns)，但是功耗大。
cmos電路的速度慢，傳輸延遲時間長(25-50ns),但功耗低。
cmos電路本身的功耗與輸入訊號的脈衝頻率有關，頻率越高，晶元集越熱，這是正常現象。
5。很多器件都是相容ttl和cmos的，datasheet會有說明。如果不考慮速度和效能，一般器件可以互換。但是需要注意有時候負載效應可能引起電路工作不正常，因為有些ttl電路需要下一級的輸入阻抗作為負載才能正常工作。
【一點補充】
（一）cmos電路的使用注意事項
1) cmos電路的鎖定效應：
cmos電路由於輸入太大的電流，內部的電流急劇增大，除非切斷電源，電流一直在增大。這種效應就是鎖定效應。當產生鎖定效應時，cmos的內部電流能達到40ma以上，很容易燒毀晶元。
防禦措施：
（a）在輸入端和輸出端加鉗位電路，使輸入和輸出不超過不超過規定電壓。
（b）晶元的電源輸入端加去耦電路，防止vdd端出現瞬間的高壓。
（c）在vdd和外電源之間加限流電阻，即使有大的電流也不讓它進去。
（d）當系統由幾個電源分別供電時，開關要按下列順序：開啟時，先開啟cmos電路的電源，再開啟輸入訊號和負載的電源；關閉時，先關閉輸入訊號和負載的電源，再關閉cmos 電路的電源。
2）cmos電路時電壓控制器件，它的輸入總抗很大，對干擾訊號的捕捉能力很強。所以，不用的管腳不要懸空，要接上拉電阻或者下拉電阻，給它乙個恆定的電平。
3）輸入端接低內阻的訊號源時，要在輸入端和訊號源之間要串聯限流電阻，使輸入的電流限制在1ma之內。
4）當接長訊號傳輸線時，在cmos電路端接匹配電阻。
5）當輸入端接大電容時，應該在輸入端和電容間接保護電阻。電阻值為r=v0/1ma.v0是外界電容上的電壓。
6）cmos的輸入電流超過1ma，就有可能燒壞cmos。
（二）ttl閘電路中輸入端負載特性（輸入端帶電阻特殊情況的處理）：
1）懸空時相當於輸入端接高電平。因為這時可以看作是輸入端接乙個無窮大的電阻。
2）在閘電路輸入端串聯10k電阻後再輸入低電平，輸入端出呈現的是高電平而不是低電平。因為由ttl閘電路的輸入端負載特性可知，只有在輸入端接的串聯電阻小於910歐時，它輸入來的低電平訊號才能被閘電路識別出來，串聯電阻再大的話輸入端就一直呈現高電平。這個一定要注意。cmos閘電路就不用考慮這些了。
TTL電平與CMOS電平的區別
1 ttl電平 輸出高電平 2.4v,輸出低電平 0.4v。在室溫下，一般輸出高電平是3.5v，輸出低電平是0.2v。最小輸入高電平和低電平 輸入高電平 2.0v，輸入低電平 0.8v，雜訊容限是0.4v。2 cmos電平 1邏輯電平電壓接近於電源電壓，0邏輯電平接近於0v。而且具有很寬的雜訊容限。...
TTL電平與CMOS電平的區別
1 ttl電平 輸出高電平 2.4v,輸出低電平 0.4v。在室溫下，一般輸出高電平是3.5v，輸出低電平是0.2v。最小輸入高電平和低電平 輸入高電平 2.0v，輸入低電平 0.8v，雜訊容限是0.4v。2 cmos電平 1邏輯電平電壓接近於電源電壓，0邏輯電平接近於0v。而且具有很寬的雜訊容限。...
TTL電平與CMOS電平
關鍵字 cmos ttl電平 什麼是ttl電平 ttl電平訊號被利用的最多是因為通常資料表示採用二進位制規定，5v等價於邏輯 1 0v等價於邏輯 0 這被稱做ttl 電晶體 電晶體邏輯電平 訊號系統，這是計算機處理器控制的裝置內部各部分之間通訊的標準技術。ttl電平訊號對於計算機處理器控制的裝置內部...