目錄
#什麼是ttl電平
+5v 等價於 邏輯「1」；0v等價於邏輯「0」——ttl(電晶體-電晶體邏輯電平)訊號系統，是計算機處理器控制的裝置內部各部分之間通訊的標準技術。
ttl，transistor-transistor logic（電晶體-電晶體邏輯積體電路），主要有：54/74系列ttl、高速型ttl（h-ttl）、低功耗型（l-ttl）、肖特基型ttl（s-ttl）、低功耗型ttl（ls-ttl）五個系列。
標準ttl:
輸入高電平最小為2v，輸出高電平最小2.4v,典型值3.4v;
輸入低電平最大0.8v,輸出低電平最大值0.4v，典型值0.2v.
#什麼是cmos電平
cmos積體電路，compiementary symmetry metal oxide semicoductor（互補對稱金屬氧化物半導體）積體電路。電路中的基本單元都是用增強型pmos電晶體和增強型nmos管按照互補對稱形式連線，靜態功耗很小。
cmos電路的供電電壓vdd範圍比較廣，在+5v~+15v均能正常工作，電壓波動允許±10，
當輸出電壓高於vdd - 0.5v時，為邏輯1；
輸出電壓低於vss - 0.5v時，為邏輯0。
#區別##ttl高電平為3.65v,低電平為02.4v
cmos高電平為0.9vcc,低電平為0.1vcc
cmos電路不使用的輸入端不能懸空，會造成邏輯混亂。
ttl電路不使用的輸入端懸空為高電平。
另外，cmos積體電路電源可在較大的範圍變化，因而對電源不會像ttl積體電路那麼嚴格。
##ttl電平一般是5v，cmos電平一般是12v
5v的電壓不能觸發cmos電路，12v的電平會損壞ttl電路，因此不能相互相容匹配。
##ttl電平標準
輸出 l： <0.8v ; h：>2.4v。
輸入 l： <1.2v ; h：>2.0v
ttl器件輸出低電平要小於0.8v，高電平要大於2.4v。輸入，低於1.2v就認為是0，高於2.0就認為是1。
cmos電平：
輸出 l： <0.1vcc ; h：>0.9vcc。
輸入 l： <0.3vcc ; h：>0.7vcc.
一般微控制器、dsp、fpga他們之間管教能否直接相連. 一般情況下，同電壓的是可以的，不過最好是要好好查查技術手冊上的vil,vih,vol,voh的值，看是否能夠匹配(vol要小於vil，voh要大於vih，是指乙個連線當中的)。有些在一般應用中沒有問題，但是引數上就是有點不夠匹配，在某些情況下可能就不夠穩定，或者不同批次的器件就不能執行。
例如：74ls的器件的輸出，接入74hc的器件。在一般情況下都能好好執行，但是，在引數上卻是不匹配的，有些情況下就不能執行。
74ls和54系列是ttl電路，74hc是cmos電路。如果它們的序號相同，則邏輯功能一樣，但電氣效能和動態效能略有不同。如，ttl的邏輯高電平為》 2.7v,cmos為》 3.6v。如果cmos電路的前一級為ttl則隱藏著不可靠隱患，反之則沒問題。
出處：
TTL電平CMOS電平
什麼是ttl電平 ttl電平訊號被利用的最多是因為通常資料表示採用二進位制規定，5v等價於邏輯 1 0v等價於邏輯 0 這被稱做ttl 電晶體 電晶體邏輯電平 訊號系統，這是計算機處理器控制的裝置內部各部分之間通訊的標準技術。ttl電平訊號對於計算機處理器控制的裝置內部的資料傳輸是很理想的，首先計算...
TTL電平和CMOS電平
ttl電路的電平就叫ttl 電平，cmos電路的電平就叫cmos電平。ttl電平 ttl電平訊號被利用的最多是因為通常資料表示採用二進位制規定，5v等價於邏輯 1 0v等價於邏輯 0 這被稱做ttl 電晶體 電晶體邏輯電平 訊號系統，這是計算機處理器控制的裝置內部各部分之間通訊的標準技術。ttl電平...
TTL電平與CMOS電平
關鍵字 cmos ttl電平 什麼是ttl電平 ttl電平訊號被利用的最多是因為通常資料表示採用二進位制規定，5v等價於邏輯 1 0v等價於邏輯 0 這被稱做ttl 電晶體 電晶體邏輯電平 訊號系統，這是計算機處理器控制的裝置內部各部分之間通訊的標準技術。ttl電平訊號對於計算機處理器控制的裝置內部...