ic系統是什麼？
對演算法工程師來說，ic系統是完成特定功能的硬體。
對架構設計師來說，ic系統包括控制，運算，儲存部分。
電路設計工程師來說，ic系統是加法器，乘法器，與非門，運算放大器，開關電容等的搭配。
對版圖工程師來說，它是多邊形組成的組合。
乙個常見的ic系統包括：
數字部分
絕大多數數字系統都採用同步設計方法，即採用時鐘來統一協調系統各部分的執行。它由組合邏輯和時序單元（暫存器和鎖存器）組成，資料在時序單元-組合邏輯-時序單元這種結構間一級級的傳遞下去。通常可以將數字部分大致分為資料通路部分與控制部分。資料通路部分是指乘法器，加法器，有限響應衝擊濾波器（fir）等規則的運算單元，控制部分是指控制管理資料流通的邏輯。
模擬部分
• 模數轉換adc
• 數模轉換dac
• 可程式設計增益放大器pga
• 鎖相環pll
i/o部分
i/o是ic系統與外部環境的介面。foundry提供的綜合庫中，通常包括三類pad單元：輸入pad，輸出pad，雙向pad。在設計中，可以將這些pad看作是標準單元，直接例化就可以了。
儲存器
儲存器對整個晶元設計至關重要：
• 高速ic設計中，儲存器的頻寬已經成為效能瓶頸
• 儲存器佔整個晶元70%以上的面積
• 儲存器消耗了晶元的大部分功耗
我們在實際設計中一般是無需自己設計儲存器，只需根據需要（深度，速度，面積，功耗等）使用memory compiler直接生成，將別人提供的儲存器單元拼接起來即可。在使用儲存器的時候，需要注意介面時序是否滿足要求。（例如我在2d/gpu的設計當中，都是按照要求直接用memory compier來生成各種sram）
連線
連線包括晶元的訊號連線，電源線和時鐘線。
• 在深亞微公尺設計中，不能將連線簡單地看作是理想的連線，金屬連線具有電容、電阻和電感效應。這些寄生效應會影響訊號的完整性，而訊號完整性和時序收斂問題是緊密聯絡的。通常，串擾會使時序更為惡化，更難以收斂。
連線的電容寄生效應會引起訊號線的耦合，從而引起串擾（cross talk），串擾會影響時序，引起setup/hold violation，也可能會影響功能，導致晶元無法正常工作。
連線的電阻寄生效應會導致顯著的電壓降，從而影響訊號電平。在乙個ic系統中，是通過電源網路來供電的，乙個數字系統要能正常工作，必須要為它的邏輯單元提供穩定的直流電壓，並且這個電壓的起伏要盡可能小。隨著晶元規模的增加，晶元內部的電流越來越大，要滿足電壓穩定也越來越困難。加寬導線可以降低電阻，從而減小壓降，並且會增加允許通過的峰值電流，但也會占用過多的面積。
如果連線過長或者電路速度極高，則導致電線的電感效應變的顯著。電感效應很難處理，不過幸好目前大多數的設計中電感效應都很小，可以忽略不計。
• 連線還會導致設計時序難以收斂。
logic synthesis的時候無法知道具體的連線資訊，經常採用wireload model來估計連線延遲。這種模型並不準確，所以會導致p&r之後時序難以收斂，從而進化出physical synthesis的技術。
至於什麼是physical synthesis，以及它與logic synthesis的區別，我會在以後的博文中加以講解。
參考資料
《ic設計基礎》
IC系統組成概論
ic系統是什麼？對演算法工程師來說，ic系統是完成特定功能的硬體。對架構設計師來說，ic系統包括控制，運算，儲存部分。電路設計工程師來說，ic系統是加法器，乘法器，與非門，運算放大器，開關電容等的搭配。對版圖工程師來說，它是多邊形組成的組合。乙個常見的ic系統包括 數字部分 絕大多數數字系統都採用同...
IC系統設計概述
ic設計有兩個發展趨勢 巨集觀上向系統級演化，即所謂的片上系統 微觀上，進入奈米尺度的設計範疇。片上系統是採用基於ip的開發方式，所面臨的問題 1 如何進行設計復用 2 如何驗證別人的ip 3 如何將ip整合在一起，並使其協調工作 4 如何進行系統驗證 5 如何進行軟硬體協同設計和驗證 深亞微公尺設...
推薦系統概論
什麼是推薦系統以及推薦系統解決的問題 解決資訊過載的問題，當使用者面對資訊過載的時候，需要人工或者工具幫助你做篩選，給出一些建議供使用者選擇。使用者需要乙個自動化的工具，分析歷史興趣。這個工具就是個性化推薦系統。網際網路已經把人們從資訊匱乏的時代帶到了資訊過載的時代，對於資訊消費者，從海量的資料中找...