動態重構 02

總結：

本文主要以fpga的可重構的動態特性為引子，提出了可以進行動態重構的電路。

汲取：以硬體為基礎的動態重構技術。（確實不是很懂）

部分內容的擷取：

fpga特有的新技術被創設出來，側重去重構多樣的實時電路。fpga可被自主修復，新增了適應性。依循可重構的根本機理，調配了動態路徑下的重構。借助於微處理，重新調配了固有的布局，重構區域性框架。

fpga指代的是：可程式設計特性的、動態架構下的門陣列重構。

借助程式設計途徑，條件准許時即可重設固有的系統，重新去調配總體電路。與此同時，動態重構了預設的邏輯。fpga 快取了選取的邏輯，受到外在的控制，它快速更正了全面的邏輯，同時修正晶元。重設佈線資源，提快了邏輯修正這樣的速率，在動態路徑下重構了體系。

若要重構選定的某一電子體系，應能變更固有的架構，變為動態結構。這種情況下，內在配件也將被替換。

動態重構側重去化解這一疑難:不必關掉整體,也不必借助訊號去復位,只要暫停現有線路之內的某一時鐘即可著手去重構。

動態可重構依循了這樣的指引：既要延展規模，又要充分予以呼叫,這就表徵著未來進展的總走向。做好區域性重構，動態重構依循的思路可重設某一程式設計，應能重設並妥善調配現有的一切資源。這樣的基礎上，維持最完備的總架構，不會損毀系統。

資料查閱：

門陣列：指由半導體廠商準備出已經在矽片上形成了被稱為基本單元的邏輯門的母板,通過按照使用者希望的電路進行佈線,在母板上形成電路的半客戶定製品晶元。

分時復用（tdm）：是採用同一物理連線的不同時段來傳輸不同的訊號，能達到多路傳輸的目的。在網路中應用於用一條線路傳輸多路資料。

fpga（現場可程式設計邏輯門陣列）：作為專用積體電路（asic）領域中的一種半定製電路而出現的，既解決了定製電路的不足，又克服了原有可程式設計器件閘電路數有限的缺點。

dram：動態隨機訪問儲存器。對於dram來說，周期性地充電是乙個無可避免的要件。由於這種需要定時重新整理的特性，因此被稱為「動態」儲存器。

sram：靜態隨機訪問儲存器。所謂的「靜態」，是指這種儲存器只要保持通電，裡面儲存的資料就可以恆常保持。然而，當電力**停止時，sram儲存的資料還是會消失（這與在斷電後還能儲存資料的rom或快閃儲存器是不同的）。