spi（serial peripheral inte***ce），序列外圍裝置介面，是一種高速的，全雙工，同步的通訊匯流排，在晶元的管腳上占用四根線。
spi是乙個環形匯流排結構，由cs，sck，sdi，sdo構成，其時序其實很簡單，主要是在sck的控制下，兩個雙向移位暫存器進行資料交換。
上公升沿傳送、下降沿接收，高位先傳送。
上公升沿來的時候，sdo上的電平將被傳送到從裝置的暫存器中。
下降沿來的時候，sdi的電平將被接收到主裝置中。
介面定義
內部結構
時鐘極性和時鐘相位
時鐘極性（cpol）設定時鐘空閒時的電平，時鐘相位（cpha）設定讀取資料和傳送資料的時鐘沿。
時鐘極性(cpol)對傳輸協議沒有重大的影響。如果cpol=0，序列同步時鐘的空閒狀態為低電平；如果cpol=1，序列同步時鐘的空閒狀態為高電平。如果cpha=0，在序列同步時鐘的第乙個跳變沿(上公升或下降)資料被取樣；如果cpha=1，在序列同步時鐘的第二個跳變沿(上公升或下降)資料被取樣。
spi介面時鐘配置心得：在主裝置這邊配置spi介面時鐘的時候一定要弄清楚從裝置的時鐘要求，因為主裝置這邊的時鐘極性和相位都是以從裝置為基準的。因此在時鐘極性的配置上一定要搞清楚從裝置是在時鐘的上公升沿還是下降沿接收資料，是在時鐘的下降沿還是上公升沿輸出資料。
3. 傳輸時序
spi介面在內部硬體實際上是由兩個簡單的移位暫存器，傳輸的資料為8位，在主器件產生從期間使能訊號和移位脈衝下，按位傳輸，高位在前，地位在後。如下圖所示，在sclk的下降沿上資料改變，上公升沿一位資料被存入移位暫存器。
spi匯流排有四種工作方式(sp0, sp1, sp2, sp3)，其中使用的最為廣泛的是spi0和spi3方式。
資料傳輸
在乙個spi時鐘週期內，會完成如下操作：
a. 主機通過mosi線傳送1位資料，從機通過該線讀取這1位資料；
b. 從機通過miso線傳送1位資料，主句通過該線讀取這1位資料。
這是通過移位暫存器來實現的，如下圖所示，主機和從機各有乙個移位暫存器，且二者連線成環。隨著時鐘脈衝，資料按照從高位到地位的方式一次移出主機暫存器和從機暫存器，並且依次移入從機暫存器和主機暫存器。當暫存器的內容全部移出時，相當於完成了兩個暫存器內容的交換。
優缺點優點：支援全雙工操作；操作簡單；資料傳輸速率較高。
缺點：占用主機較多的口線（每乙個從機都需要一根片選線）；只支援單個主機；沒有指定的流控制，沒有應答機制確認是否接受到資料。
SPI匯流排協議
spi是乙個環形匯流排結構 由ss cs sck sdi sdo構成，其時序其實很簡單，主要是在sck的控制下，兩個雙向移位暫存器進行資料交換。假設下面的8位暫存器裝的是待傳送的資料10101010，上公升沿傳送 下降沿接收 高位先傳送。那麼第乙個上公升沿來的時候 資料將會是sdo 1 暫存器 01...
SPI通訊協議（SPI匯流排）學習
spi是序列外設介面 seria 種同步序列接 術，是一種高速的，全雙工，同步的通訊匯流排。2 spi優點 支援全雙工通訊 通訊簡單 資料傳輸速率塊 3 缺點 沒有指定的流控制，沒有應答機制確認是否接收到資料，所以跟iic匯流排協議比較在數 據 可靠性上有一定的缺陷。4 特點 1 高速 同步 全雙工...
SPI通訊協議（SPI匯流排）學習
spi是序列外設介面 seria 2 spi優點 支援全雙工通訊 通訊簡單 資料傳輸速率塊 3 缺點 沒有指定的流控制，沒有應答機制確認是否接收到資料，所以跟iic匯流排協議比較在資料 可靠性上有一定的缺陷。4 特點 1 高速 同步 全雙工 非差分 匯流排式 2 主從機通訊模式 5 協議通訊時序詳解...