序列外圍裝置介面spi（serial peripheral inte***ce）匯流排技術是motorola公司推出的一種同步序列介面，motorola公司生產的絕大多數mcu（微控制器）都配有spi硬體介面，如68系列mcu。spi 用於cpu與各種外圍器件進行全雙工、同步序列通訊。spi可以同時發出和接收序列資料。它只需四條線就可以完成mcu與各種外圍器件的通訊，這四條線是：序列時鐘線（csk）、主機輸入/從機輸出資料線（miso）、主機輸出/從機輸入資料線（mosi）、低電平有效從機選擇線cs。這些外圍器件可以是簡單的ttl移位暫存器，複雜的lcd顯示驅動器，a/d、d/a轉換子系統或其他的mcu。當spi工作時，在移位暫存器中的資料逐位從輸出引腳（mosi）輸出（高位在前），同時從輸入引腳（miso）接收的資料逐位移到移位暫存器（高位在前）。傳送乙個位元組後，從另乙個外圍器件接收的位元組資料進入移位暫存器中。主spi的時鐘訊號（sck）使傳輸同步。其典型系統框圖如下圖所示。
spi主要特點有:
可以同時發出和接收序列資料;
可以當作主機或從機工作;
提供頻率可程式設計時鐘;
傳送結束中斷標誌;
寫衝突保護;
匯流排競爭保護等。
圖2示出spi匯流排工作的四種方式，其中使用的最為廣泛的是spi0和spi3方式(實線表示):
圖2 spi匯流排四種工作方式
spi匯流排介面及時序
spi 模組為了和外設進行資料交換，根據外設工作要求，其輸出序列同步時鐘極性和相位可以進行配置，時鐘極性（cpol）對傳輸協議沒有重大的影響。如果 cpol=0，序列同步時鐘的空閒狀態為低電平；如果cpol=1，序列同步時鐘的空閒狀態為高電平。時鐘相位（cpha）能夠配置用於選擇兩種不同的傳輸協議之一進行資料傳輸。如果cpha=0，在序列同步時鐘的第乙個跳變沿（上公升或下降）資料被取樣；如果cpha=1，在序列同步時鐘的第二個跳變沿（上公升或下降）資料被取樣。spi主模組和與之通訊的外設音時鐘相位和極性應該一致。spi匯流排介面時序如圖所示。
SPI匯流排協議
spi是乙個環形匯流排結構 由ss cs sck sdi sdo構成，其時序其實很簡單，主要是在sck的控制下，兩個雙向移位暫存器進行資料交換。假設下面的8位暫存器裝的是待傳送的資料10101010，上公升沿傳送 下降沿接收 高位先傳送。那麼第乙個上公升沿來的時候 資料將會是sdo 1 暫存器 01...
SPI匯流排（一）
spi匯流排是motorola公司推出的三線同步介面，同步序列3線方式進行通訊 一條時鐘線sck，一條資料輸入線mosi，一條資料輸出線miso 用於 cpu與各種外圍器件進行全雙工 同步序列通訊。spi主要特點有 可以同時發出和接收序列資料 可以當作主機或從機工作 提供頻率可程式設計時鐘 傳送結束...
SPI匯流排協議
spi serial peripheral inte ce 序列外圍裝置介面，是一種高速的，全雙工，同步的通訊匯流排，在晶元的管腳上占用四根線。spi是乙個環形匯流排結構，由cs，sck，sdi，sdo構成，其時序其實很簡單，主要是在sck的控制下，兩個雙向移位暫存器進行資料交換。上公升沿傳送 下降...