spi
：序列外圍裝置介面，主要應用在
eeprom
、flash
、實時時鐘、
ad轉換器，以及數字訊號處理器和數碼訊號解碼器之間。是一種高速的，
全雙工，同步通訊匯流排，只占用四根線，節約了晶元的管腳，為
pcb的布局節省了空間，現在越來越多的晶元整合了這種通訊協議。
spi介面一般使用
4條線通訊：
miso
主裝置資料輸入，從裝置資料輸出；
mosi
主裝置資料輸出，從裝置資料輸入；
sclk
時鐘訊號，由主裝置產生；
cs從裝置片選訊號，由主裝置控制
主要特點有：可以同時發出和接收序列資料；可以當作主機或從機工作；提供頻率可程式設計時鐘；傳送結束中斷標誌；寫衝突保護；匯流排競爭保護等
spi模組為了和外設進行資料交換，根據外設工作要求，其輸出序列同步時鐘極性和相位可以進行配置，共有四種工作方式。如果
cpol=0
，序列同步時鐘的空閒狀態為低電平；如果
cpol=1
，序列同步時鐘的空閒狀態為高電平。時鐘相位（
cpha
）能夠配置用於選擇兩種不同的傳輸協議之一進行資料傳輸。如果
cpha=0
，在序列同步時鐘的第乙個跳變沿（上公升或下降）資料被取樣；如果
cpha=1
，在序列同步時鐘的第二個跳變沿（上公升或下降）資料被取樣。 與
iic的異同： 1
）iic
不是全雙工，2根線
scl和
sda。
spi可以實現全雙工，4根線
sck、cs、
mosi
和miso 2
）iic
是多主機匯流排，通過
sda上的位址資訊來鎖定從裝置。
spi只有乙個主裝置，主裝置通過
cs片選來確定從裝置 3
）iic
匯流排傳輸速度在
100kbps-4mbps
。spi
匯流排傳輸速度更快，可以達到
30mhz
以上。 4）
iic匯流排空閒狀態下
sda和
scl都是高電平。
spi匯流排空閒狀態時
mosi
和miso
是由cpol
決定的 5）
iic匯流排
scl高電平時，
sda下降沿標誌傳輸開始，上公升沿標誌傳輸結束。
spi匯流排
cs拉低標誌傳輸開始，
cs拉高標誌傳輸結束
6)iic
匯流排是scl
高電平取樣。
spi匯流排因為是全雙工，因此是沿取樣，具體要根據
cpha
決定。
7)iic
匯流排和spi
匯流排時鐘都是由主裝置產生，並且只在資料傳輸時發出時鐘
8)iic
匯流排讀寫時序比較固定統一，裝置驅動編寫方便。
spi匯流排從不同裝置讀寫時序差別比較大，必須根據具體的
datasheet
來實現讀寫，相對複雜一些。
SPI協議介紹
spi協議介紹 一 基本資訊 spi synchronous peripheral inte ce 同步外圍裝置介面 是序列介面的一種。該介面協議由motorola公司提出並形成規範。1 資料線 spi介面包含四條線 cs sck mosi miso，含義和作用如下 1 cs 片選訊號，低電平有效，...
SPI匯流排協議
spi是乙個環形匯流排結構 由ss cs sck sdi sdo構成，其時序其實很簡單，主要是在sck的控制下，兩個雙向移位暫存器進行資料交換。假設下面的8位暫存器裝的是待傳送的資料10101010，上公升沿傳送 下降沿接收 高位先傳送。那麼第乙個上公升沿來的時候 資料將會是sdo 1 暫存器 01...
SPI 協議詳解
1 什麼是spi？spi是序列外設介面 seria 種同步序列接 術，是一種高速的，全雙工，同步的通訊匯流排。2 spi優點 支援全雙工通訊 通訊簡單 資料傳輸速率塊 3 缺點 沒有指定的流控制，沒有應答機制確認是否接收到資料，所以跟iic匯流排協議比較在資料 可靠性上有一定的缺陷。4 特點 1 高...