目錄
1. 概述
2. 時鐘
3. 同步協議
4. 引數理解
在jesd204介面出現以前，數模轉換器的數字介面絕大多數是差分lvds的介面，這就造成了布板的困難，當pcb的密度很大的時候就需要增加板層從而造成製版的成本。但是jesd204需要進行嚴格的同步和時延的測量，介面邏輯會比lvds複雜。jesd204 有不同的版本，但是大部分用的subclass1。
device clock 是器件工作的主時鐘，一般在模數轉換器裡為取樣時鐘或者整數倍頻的時鐘，其協議本身的幀和多幀時鐘也是基於device clock 。sysref是用於指示不同轉換器或者邏輯的device clock的沿，或者不同器件間的deterministic latency 的參考。
device clock 和sysref必須滿足的時序關係。sysref 的第乙個上公升沿要非常容易的能被device clock捕捉到。通常會因為pcb 的線長以及時鐘器件不同，通道輸出時的skew會帶來一定的誤差，device clock的上公升沿不一定正好在sysref 的脈衝正中間，工程上只要在一定範圍內就能保證jesd204收發正常工作。
sysref 在我以前的設計中，用的是，同步上以後，就沒有sysref訊號，也就ip 配置的時候sysref off。
cgs：**組同步（code group sync）當傳送端檢測到syncb訊號為低電平時啟動傳送8b10b 中的k28.5碼，本段資料段不進行擾碼和位元組替換操作，接收端檢測到最少4個bc位元組後可釋放syncb訊號；
ila：初始化多幀序列 （initial lane alignment）該階段傳送連續4個初始化多幀（多幀是由k個幀組成，位元組數為k*f），此樣本資料段不進行擾碼和位元組替換。初始化多幀以8b10b中的k28.0開始以k28.3結束，其中第二個多幀的第二位元組k28.4關鍵字用來指示當前多幀在緊跟著k28.4的後續14個位元組是引數配置資訊。表2是具體的配置引數定義。
data：資料傳輸階段 （data transmission ），該階段進行資料傳輸，規範中要求該階段的資料需要進行位元組替換（擾碼和不擾碼的位元組替換規則不同）。
位元組替換規則：
1、沒有使能擾碼情況下的位元組替換規則
2、 使能擾碼情況下的位元組替換規則
jesd204b規定的擾碼、解擾碼生成多項式
具體實現可以參考 小青菜哥哥的博文
JESD204B介面與協議
jesd204b協議 在使用最新模數轉換器 adc 和數模轉換器 dac 設計系統時，我已知道了很多有關jesd204b介面標準的資訊，這些器件使用該協議與fpga通訊。有乙個沒有深入討論的主題就是解決adc至fpga 和fpga 至dac鏈路問題的協議部分，這兩種鏈路本來就是相同的tx 至rx系統...
牛客寒假訓練營1 B 小a與 204
小a非常喜歡204204這個數字，因為 a k 204 a k 204。現在他有乙個長度為nn的序列，其中只含有2,0,42,0,4這三種數字 設aiai為序列中第ii個數，你需要重新排列這個數列，使得 ni 1 ai ai 1 2 i 1n ai ai 1 2最大 公式的含義是 每個數與前乙個數差...
touchscreen的B協議上報部分
static void ft x report value struct ft x ts data data else printk kern warning focal touch matt last touchpoint1 d n last touchpoint if last touchpoi...