jesd204b協議
在使用最新模數轉換器（adc）和數模轉換器（dac）設計系統時，我已知道了很多有關jesd204b介面標準的資訊，這些器件使用該協議與fpga通訊。有乙個沒有深入討論的主題就是解決adc至fpga 和fpga 至dac鏈路問題的協議部分，這兩種鏈路本來就是相同的tx 至rx系統。作為一名應用工程師，所需要的就是了解其中的細微差別，這樣才能充分利用jesd204b通過現有lvds和cmos介面提供的優勢。
有了jesd204b，無需再：
● 使用資料介面時鐘（嵌入在位元流中）
● 擔心通道偏移（通道對齊可修復該問題）
● 使用大量i/o（高速序列解串器實現高吞吐量）
● 擔心用於同步多種ic的複雜方法（子類1 和2）
我們來考慮一種由adc 等數字源向fpga傳送數字資料的簡單情況。在正確傳送或接收資料之前，有幾件事必須要做，如圖1所示以及下文所說明的那樣。
圖 1 jesd204b 協議狀態圖
1. **組同步（cgs）- 不需要介面時鐘，因此rx必須將其數字及字邊界與tx序列輸出對齊。rx 可向tx傳送sync請求，讓其通過所有通道傳送乙個已知的重複位元序列，本例中每字元每k 是k28.5。確切的字元位元序列可在標準中找到。rx 將移動每個通道上的位元資料，直到找到4個連續的k28.5字元為止。這時，它不僅將知道位元及字邊界，而且已經實現了cgs。隨後，它會取消對sync的斷言，而tx和rx則都會進入下乙個狀態：初始通道對齊序列（ilas）。
2. ilas - jesd204b 協議的乙個良好特性可實現通過rx模組中的一些fifo/緩衝器吸收通道偏移。在實現cgs後，tx 可在每個通道上傳送已知的字元幀集合，稱為通道對齊序列（以每字元每r k28.0 開始，以每字元每a k28.3 結束）。收到對齊序列後，rx 會對資料進行fifo緩衝，直到所有通道都收到完整的對齊序列。由於已經知道了整個序列，因此通道隨後可重新對齊，這樣每個通道上的任何通道偏移都可通過fifo儲存器吸收，而且，通道隨後還可在相同的時間點、在rx 模組內釋放該資料。這可緩解為序列解串器通道提供匹配布局的需求，因為通道偏移可通過fifo儲存器吸收。
3. 使用者資料 - 在**組同步及通道對齊後，就可正確接收使用者資料。如果在該最後狀態時使用者資料無效，則需要重新啟動本過程，rx 會傳送乙個sync請求重新開始該過程。
在我們的日常生活中，資料業務的需求越來越大，隨之而來對於通訊設施等的頻寬要求越來越高。這就需要在一些裝置中用到高速的資料採集和資料處理。jesd204正是這樣一種用於高速資料採集的介面，目前主要用在adc和fpga之間的連線。
jesd204最初的版本在2023年4月發布，作為轉換器和接收器間的序列資料鏈路。如圖1所示，jesd204的結構非常簡單，轉換器和fpga之間只有一線連線，其速率最高能夠達到3.125gbps。
圖1 jesd204連線示意圖
jesd204 的第二個版本於2023年4月發布，命名為jesd204a。該版本對原有標準進行了擴充（如圖2所示），可以實現轉換器和接收器間多條資料線傳輸。
圖2 jesd204a連線示意圖
2023年8月，jesd204的第三個版本發布，命名為jesd204b。這一版本在jesd204a的基礎上進行了進一步的優化（如圖3所示）。jesd204b的時鐘不再採用frame時鐘，而是採用裝置時鐘，使得資料率最高能達到12.5gbps。
圖3 jesd204b連線示意圖
相比以往傳統的介面（如cmos、lvds等），jesd204b所帶來的好處主要有四點：第一，簡化系統設計。使用傳統的介面時，如果adc的通道數很多，adc與fpga之間的佈線將是非常密集的，且需要各通道的佈線長度相同——這一點實現相對麻煩——否則將可能使資料質量變差。用jesd204b則可以大大簡化adc與fpga之間的佈線。第二，減少管腳數目。和傳統的介面相比，jesd204b能大幅減少管腳數目，從而降低布板的成本，具體管腳數對比可參見下表。
第三，由於佈線更簡單、管腳數更小，因此，使用jesd204b將會使得封裝更小、更簡單。第四，jesd204b的資料率優勢將帶來大頻寬。如下所示的**是lvds和jesd204各版本在資料率等方面的對比。
目前，jesd204b主要用於轉換器和fpga之間的連線。此前轉換器與fpga之間常見的是lvds等傳統的介面，對於未來jesd204b是否會快速取代lvds等傳統的介面，adi公司華中區銷售經理張靖表示，jesd204b短時間內lvds和jesd204b還將共存。時下，jesd204b已經出現的主要應用場合包括：3g/4g無線基站等有著高頻寬要求的應用；雷達、無線電通訊；醫療影像等。針對這些應用，adi公司推出了一系列相關的jesd20b介面標準的產品。
ad9250是adi公司推出的一款提供jesd204b輸出的14位、250 msps、1.8v、雙通道adc產品。該產品具有良好的寬頻效能，低功耗，可以輕鬆與fpga連線。
圖4 ad9250結構框圖
adi公司還推出了ad6673器件，該產品是一款80 mhz頻寬雙通道if接收器，無需出口授權許可，可在中國市場**。ad6673的主要優勢在於其較小的尺寸，同時減少輸出引腳數，所需fpga i/o也更少。
圖5 ad6673結構框圖
JESD204B 協議解析和引數理解
目錄 1.概述 2.時鐘 3.同步協議 4.引數理解 在jesd204介面出現以前，數模轉換器的數字介面絕大多數是差分lvds的介面，這就造成了布板的困難，當pcb的密度很大的時候就需要增加板層從而造成製版的成本。但是jesd204需要進行嚴格的同步和時延的測量，介面邏輯會比lvds複雜。jesd2...
牛客寒假訓練營1 B 小a與 204
小a非常喜歡204204這個數字，因為 a k 204 a k 204。現在他有乙個長度為nn的序列，其中只含有2,0,42,0,4這三種數字 設aiai為序列中第ii個數，你需要重新排列這個數列，使得 ni 1 ai ai 1 2 i 1n ai ai 1 2最大 公式的含義是 每個數與前乙個數差...
通訊介面與通訊協議
本人是搞自動化的，以前老是將介面與協議的概念傻傻分不清楚，十分懵逼，最近豁然開朗，土地平曠啊，今天就與大家分享一下，希望能幫到大家。兩台裝置想要通訊，首先要具有相同的裝置介面，或者可以轉成相同的介面。打個比方，羊有232串列埠，牛有485串列埠，那麼顯然，羊和牛是不能通訊的，此處忽略轉介面，只是表達...