以stm32f4的時鐘樹為例，如下圖所示arm的時鐘源一般有四種（綠圈）
內部低速時鐘 lsi ( low speed inter）
內部高速時鐘 hsi (high speed inter）
外部低速時鐘 lse (low speed external）
外部高速時鐘 hse （high speed external）
首先系統的核心需要乙個高頻時鐘（fclk）,一些高速外設像dma之類的掛載到了ahb高速外設匯流排上使用的是hclk，還有部分的低速外設掛載在apb一般外設匯流排上使用的是pclk.
首先為了能夠高效穩定的執行程式，系統核心的時鐘一定不能低，只有時鐘跑得快整個系統才有可能高校的執行。那為什麼不統一採用高速時鐘呢，最大的原因是功耗，隨著時鐘頻率的提高功耗也會成倍增長，因此為了能穩定高效運作的同時，保證功耗不會過高，時鐘的分配需要十分細緻的管理。
在時鐘配置的一般流程是：
選擇時鐘源（採用外部/內部 低速/高速時鐘源）
經過pll(鎖相環)進行倍頻得到高頻時鐘pllclk
經過一系列的資料選擇器和分頻器實現對外設時鐘的配置
ARM9時鐘體系
這是arm的時鐘整合模組，主要想介紹關於arm的時鐘體系.s3c2440 有2個pll 鎖相環 乙個是mpll,乙個是upll pll 鎖相環 是一種產生時鐘頻率的東西，通常產生時鐘頻率都是使用晶振 晶體振盪器 不過由於頻率固定或者生產成本高等一系列的原因，才產生出pll。pll合成器有外部晶體和對...
10 2440的時鐘體系
概括圖 細節圖 程式設計 fclk 400mhz 設定mpllcon 讓fclk 400mhz mdiv 92,pdiv 1,sdiv 1 m mdiv 8 100,p pdiv 2 3,s sdiv 1 mpll 2mfin p 2 s 400mhz hclk 100mhz 設定clkcon 讓h...
2 3 裸機部分 掌握ARM晶元時鐘體系
cpu fclk 400mhz ahb匯流排 hclk 136mhz apb匯流排 pclk 68mhz 文件解釋 中文翻譯 fclk hclk和pclk，fclk由arm920t使用。hclk用於ahb匯流排，由arm920t 記憶體控制器 中斷控制器 lcd控制器 dma和usb主機塊。pclk...