這是arm的時鐘整合模組，主要想介紹關於arm的時鐘體系.
s3c2440 有2個pll(鎖相環)，乙個是mpll,乙個是upll
pll(鎖相環)
是一種產生時鐘頻率的東西，通常產生時鐘頻率都是使用晶振(晶體振盪器)，不過由於頻率固定或者生產成本高等一系列的原因，才產生出pll。pll合成器有外部晶體和對晶體的特定頻率加班或者分頻的整合pll電路。可以看出，pll可以在本身晶體的限制下自己diy要的頻率，而且相對成本也不會很高。
mpll會產生3中種時鐘頻率：fclk,hclk,pclk
fclk(cpu的頻率)：主要用於cpu核
hclk:用於ahb(高速的外設匯流排)
pclk：用於低速外圍裝置匯流排
upll用於usb外設
左上角的那個圈中的extclk與osc這兩個是arm的時鐘**，extclk是外部時鐘，osc是晶體。通過om[2:3]來決定是用哪種方式；
這幅圖讓我們知道了arm時鐘的產生**，以及一系列的過程.
當arm通電的使用，fclk不是有mpll來決定的，而是有fin(外部輸入時鐘)，當nreset高電平的時候，pll開始進行設定，這個時候om[2:3]已經鎖定了，"pll is configured by s/y first time" 這個地方就是pll的暫存器都已經被設定好的時候，至於locktime是什麼，這個是pll要輸出穩定的頻率所需要的時候，這個時候的fclk為0，也就是cpu這個時候是不工作的。等locktime時間玩了以後，我們看到fclk的頻率就變的高很多，這就是cpu頻率的**。
ARM 時鐘體系
以stm32f4的時鐘樹為例，如下圖所示arm的時鐘源一般有四種 綠圈 內部低速時鐘 lsi low speed inter 內部高速時鐘 hsi high speed inter 外部低速時鐘 lse low speed external 外部高速時鐘 hse high speed externa...
2410 2440時鐘體系架構
一 2440 2410提供三種時鐘 1 fclk 用於cpu核 2 hclk用於adb匯流排上的裝置，類記憶體的裝置，比如網絡卡 3 pclk用於apb匯流排上的裝置比如i2c，uart等 二 設定時鐘 設定時鐘需要通過時鐘控制器pll來控制，2410 2440通過mpll和upll來控制。mpll...
10 2440的時鐘體系
概括圖 細節圖 程式設計 fclk 400mhz 設定mpllcon 讓fclk 400mhz mdiv 92,pdiv 1,sdiv 1 m mdiv 8 100,p pdiv 2 3,s sdiv 1 mpll 2mfin p 2 s 400mhz hclk 100mhz 設定clkcon 讓h...