sram：static random-access memory，靜態隨機訪問儲存器。1
所謂的「靜態」，是指當裝置保持供電時，sram中儲存的資料可以保持不變；掉電時，其儲存的資料會丟失。
6t sram，其中t是指transistor電晶體，即sram的基本儲存單元是由6個電晶體構成的。
下面將詳細介紹其基本儲存單元的內部結構和sram的讀寫操作過程。
本文所述邏輯均為正邏輯。
圖中m1，m3，m5和m6為nmos管，高電平導通；m2和m4為pmos管，低電平導通。bl（bit line）為位線，用於讀寫資料。wl（word line）為字線，用於控制讀寫操作。sram中每一bit的資料儲存在由m1，m2，m3和m4組成兩個交叉連線的反相器中（即圖中的q端和/q端）。m5和m6兩個nmos管是控制開關，用於控制資料從儲存單元到位線之間的傳遞。
sram的基本儲存單元有3種狀態：standby（空閒）、reading（讀）和writing（寫）。
若字線wl為低電平，則m5和m6兩個電晶體處於截止狀態，將基本儲存單元與位線隔離。由m1-m4組成的兩個反相器繼續保持其狀態。
假設該基本儲存單元中儲存的資料為1，即q=「1」，/q=「0」。在讀週期開始之前，通過預充電電路，將兩根位線的電平充電到邏輯「1」，預充電的電路結構如下（由三個pmos管組成）。
隨後將wl置為高電平，使得m5和m6兩個電晶體導通。因為我們假設q=「1」，故q端的高電平使得電晶體m1導通，位線/bl之前預充的高電平通過m5和m1連線到地，使其值為邏輯「0」；在位線bl一側，因/q=「0」，電晶體m4和m6導通，通過vdd將位線拉到高電平邏輯「1」。
若基本儲存單元儲存的資料為0，其原理一樣。
在寫週期之前，需要把要寫入的狀態載入到位線。如需要寫入資料0，則設定bl=「0」，/bl=「1」。隨後將字線wl置為高電平，m5和m6電晶體導通，位線的狀態被寫入帶基本儲存單元中。
cpu的基本結構及其工作原理
處理器 cpu，central processing unit 是一塊超大規模的積體電路，是一台計算機的運算核心 core 和控制核心 control unit 它的功能主要是解釋計算機指令以及處理計算機軟體中的資料。處理器主要包括運算器 算術邏輯運算單元，alu，arithmetic logic ...
kudu 的基本架構 儲存結構與讀寫原理
tmaster 主要用來管理元資料，即tablet 和 表的基本資訊，監聽tserver的狀態，tmaster之間通過raft協議進行資料同步 tserver 主要用來管理tablet tablet 負責這一張表的某塊內容的讀寫，接受其他tablet leader 傳來的同步資訊，至於什麼是tabl...
基本資料結構 棧的實現及其運用
概述 資料結構是用來實現動態集合的方式。動態集合有兩個要素，一是動態集合中的元素，二是動態集合上的操作如search s,k 其中s為給定的集合，k為所要查詢的關鍵字。insert s,k delete,maximun,minimum,successor,predecessor等。這裡介紹幾種簡單的...