ssd的協議標準除了sata，還有乙個更先進的協議標準，就是pcie。pcie匯流排使用了高速差分匯流排，並採用了端到端的連線方式。
兩個裝置之間的的傳輸通道，稱為link，由1,2, 4, 8, 16, 32個lane組成。lane的數目代表link的傳輸寬度(x1, x2, x4, x8, x16, x32)。
lane是傳送端與接收端之間的乙個傳輸迴路。由兩組差分訊號組成。如下圖，
擴充套件：pcie鏈路使用差分訊號進行資料傳送，乙個差分訊號由d+和d-兩根訊號組成，訊號接收端通過比較這兩個訊號的差值，判斷傳送端傳送的是邏輯「1」還是邏輯「0」。與單端訊號相比，差分訊號抗干擾的能力更強，能有效抑制電磁干擾emi(electro magnetic interference)。目前正式發布的最新是仍是第三代pcie技術。不過，***pcie協議預計在今年6月會的pcie開發者大會上正式發布，相信很快也會跟大家見面了。我們這裡就先列出pcie gen1/2/3的傳輸速率對比如下表：這裡需要提一下：gen1/gen2採用是8b/10b的編碼，而gen3則採用的是128b/130b的編碼。pcie匯流排物理鏈路間的資料傳送使用基於時鐘的同步傳送機制，但是在物理鏈路上並沒有時鐘線，pcie匯流排的接收端含通過pll鎖相環從接收報文中提取接收時鐘，從而進行同步資料傳遞。pcie是一種封裝分層協議,主要包括事務層(transaction layer), 資料鏈路層(data link layer)和物理層(physical layer)。在pcie體系結構中，資料報文首先在裝置的核心層(device core)中產生，然後再經過該裝置的事務層(transaction layer)、資料鏈路層(data link layer)和物理層(physical layer)，最終傳送出去。而接收端的資料也需要通過物理層、資料鏈路和事務層，並最終到達device core。
在一條pcie鏈路中，這兩個埠是完全對等的，分別連線傳送與接收裝置，而且乙個pcie鏈路的一端只能連線乙個傳送裝置或者接收裝置。因此pcie鏈路必須使用switch擴充套件pcie鏈路後，才能連線多個裝置。
pcie匯流排與cpci匯流排 PCIE 學習筆記
最近看到了pcie知識點，這裡做了一些總結跟大家分享一下。pcie的由來 上世紀90年代，intel 提出了pci 的概念，並聯合ibm等其他公司成立的pci sig pci special interest group 以制定相應的規範。從pci到pci x，再pcie 1.0,pcie 2.0,...
pcie匯流排與cpci匯流排 PCI和CPCI
一 cpci 簡介compact pci compact peripheral component interconnect 簡稱cpci 中文又稱緊湊型 pci，是國際工業計算機製造者聯合會 pciindustrial computer manufacturer s group 簡稱picmg 於...
CPCI匯流排結構
一 cpci簡介 compact pci compact peripheral component interconnect 簡稱cpci，中文又稱 緊湊型pci 是國際工業計算機製造者聯合會 pci industrial computer manufacturer s group，簡稱picmg ...