ldo和dcdc功耗 LDO與DC DC對比分析

一般電源管理晶元就是ldo(lowdropoutregulator)和dc-dc，晶元公升壓要選dc-dc，降壓可根據需求選dc-dc或者ldo。

ldo：優點是雜訊低、靜態電流小、體積小、外圍電路簡單、成本低；缺點是輸入輸出電壓差較大會導致轉換效率低，原因是ldo利用電阻分壓來降壓，降下來的電壓轉換成了熱量，因此能量損耗大。

dc-dc：優點是大電流、轉換效率高；缺點是雜訊大、體積大。

ldo設計

ldo(lowdropoutregulator)，低壓差+線性+穩壓器。

「低壓差」：輸出壓降比較低，例如輸入3.3v，輸出可以達到3.2v。

「線性」：ldo內部的mos管工作於線性電阻。

「穩壓器」說明了ldo的用途是用來給電源穩壓。

pmosldo基本結構框圖如下，主要由pmos、運放、反饋電阻和基準參考電壓構成。

輸出電壓經電阻分壓後與帶隙基準電壓做比較，通過運放輸出vg來調節輸出。當vout由於負載變化等原因導致電壓下降時，運放fb點電壓下降，與vref電位相比較，放大器會減小它的輸出，使得pmos的柵極電壓下降，進而使得|vgs|增加，pmos的導通電流就越大，從而使得vout上公升，完成負反饋調節。

例如，採用5v電源供電時，3.3vldo的效率不會超過66%，但當輸入電壓降至3.6v時，其效率將增加到最高到91.7%。ldo功耗為(vin–vout)×iout。

電荷幫浦可見，在忽略邊緣電容cfringe的情況下，每經過一級，電壓被「幫浦」高「vclk-vd」。乙個更簡單例子如下，理想情況下，二極體的導通電壓為0v(正常0.6-0.7v)：

初始狀態：

vdd=2v，輸⼊電壓vin=2v，輸出電壓vout=2v。右邊電容下極板電壓從0v跳變到2v，由於電容兩端電壓不能突變，所以上極板的電壓變為4v，經過二極體後輸出也是4v。

clk為高時：

第⼀個電容衝到4v，第⼆個電容掉到2v，中間⼆極管導通，電荷共享後兩個電容都達到3v。

clk為低時：

第⼀個電容掉到1v，第⼆個電容公升到5v；然後第⼀個電容被vin衝到2v，第⼆個電容向vout放電直到電位降到4v(假設後面有clamp電路，超過4v會倒掉)。

電荷幫浦稱為開關電容dc-dc變換器，與基於電感的dc-dc開關電源相比較時，又稱為無感式dc-dc電源變換器。電荷幫浦採用電容為開關和儲能元件，在當前cmos工藝條件下的整合更為容易，因此整合度更高、成本低。

標籤：end