lvds，low voltage differential signaling，低電壓差分訊號；是一種數碼訊號的傳輸方式，特點是功耗低，雜訊低；是在一對pcb走線上通過差分訊號進行資料的傳輸。
多數公司是使用ip固化的方式整合在ic內部，提高吞吐。
如圖開啟inte***ce designer,在lvds tx或者lvds rx選項中建立乙個新的block;
以tx模組為例，隨後更改lvds的定義引數，
功能命名
功能的定義
instance name
lvds_tx1
這個模組的名稱
lvds resource
gpiob_tx01
這個模組對應硬體的是哪個lvds資源
lvds transmitter-mode
serial data output/reference clock output
將這對差分訊號設定資料或者時鐘
lvds transmitter-output pin
tx_data1（自定義）
輸出資料的名稱
serialization width
輸出資料位寬
從2到8bit 可選
reduce vod swing
true/off
減小輸出擺幅
在serial clock 和 parallel clock 空格處 ，填設定的時鐘頻率
serial即lvds線上的速度 ，parallel即邏輯這邊的速度。
如上圖所示的使用一組tx資源
我們在使用了乙個pll資源，vco輸出tx_fastclk和tx_slowclk；
tx_slowclk對應我們正常工程中的頻率，tx_fastclk對應我們lvds引腳跑的速率；
如上圖的示例，選擇資源，並設定對應時鐘
**中我們只需要新增
input tx_slowclk,
output [7:
0] tx_data1,
input rx_slowclk,
input [7:
0] rx_data1,
1.易靈思使用lvds和其他的fpga不一樣的是，它的呼叫需要在inte***ce designer 和 **中都設定關聯才行，而且引腳沒有直接例項化，程式設計的時候需要注意下；
2.並行和序列時鐘之間的關係：
序列時鐘頻率=並行時鐘頻率*（序列化/ 2）；序列時鐘必須使用90度相移；
採集時鐘是根據輸入時鐘產生的，所以要根據輸入時鐘和資料的相位來調整；
之所以要相移90度/0度，是因為環境預設時鐘和資料是邊沿對齊的；
如果本身的時鐘和資料是中心對齊，那我們可以調整相位45度/135度做嘗試調整；
3.在實際設計的專案中，本身pll的配置通常會影響採集相位，我們通常會對lvds-pll的設計中，tx的反饋模式3種都行，選用慢速（並行）時鐘作為反饋；rx的反饋建議選用core，local模式反饋不包含clkmux的延遲，絕對不能使用internal模式，因為會相位不准；
4.一組隨路時鐘可以驅動n多對資料，舉例時鐘掛在banka，對應的資料訊號在bankb，bankc 是可行的；
5.lvds管腳是可以當做gpio來使用的，不過同乙個lvds-bank，最多不能驅動超過14個gpio，因為這會引起ssn風險，無論什麼ic設計都是遵循這樣的原理；
6.如果需要在lvds裡差分訊號同單端訊號混用，必須隔開2對差分io才行，意味著rx9當做單端，那麼rx 7/8/10/11 都不能當做差分；
7.lvds的時鐘通道各佔乙個pll（tx和rx)資源和兩個全域性時鐘（快速和慢速）資源，
lvds的rx時鐘會占用特定的pll資源，參考每個器件手冊的: pll reference clock resource assignments；
舉例，即使是同樣的f324的封裝，在pll資源分配上也有稍微的差距，實際設計中請注意；
8.t13/t20的f169和f256只能選擇br_pll0作為pll rx的時鐘資源；
9.lvds rx時鐘的pll設定軟體上有個限制是0-400m的限制，不過實際pll的範圍是到500m的，t20是可以跑到1g的；
賽靈思宣布收購深鑑科技
此交易致力於合力加速資料中心和智慧型邊緣應用 北京與美國加州聖荷塞2018年7月18日電 美通社 自適應和智慧型計算的全球領導企業賽靈思公司 xilinx,inc.nasdaq xlnx 今天宣布已經完成對深鑑科技的收購。深鑑科技是一家總部位於北京的初創企業，擁有業界領先的機器學習能力，專注於神經網...
告別易思博，揚起新風帆
我是09年畢業生，當時應屆畢業生確實工作不太好找，正是經濟危機時，在深 圳找了半年多工作，整日徘徊在面試，挑與被挑之間，那半年時間真可是身心俱疲。剛畢業可是初生牛犢不怕虎，我不相信自己會找不到乙份滿意的工作，或許是盲目的自大激怒了某些boss級的存在，所以社會給了我乙個下馬威，不得不低頭。然後去華信...
賽靈思基於FPGA平台的PFM電機控制方案有何優勢
據了解，目前大多數工業電機控制採用的是基於mcu或dsp平台的pwm演算法，而這一類方案都會帶來不可避免的emi問題，此外還經常會有能效不高和時延較長等問題的出現。pfm在理論上是一種比pwm更好的電機控制演算法，因為它可以實現更高的能效和更低的emi。xilinx歐洲電機控制專家會同第三方合作夥伴...