關於AC耦合電容的選取

最近看到乙個時鐘匹配電路，上面推薦用的ac耦合電容是1uf，時鐘頻率是100mhz，按照通常的f=1/2πrc來參考感覺有點違和，意識到好像沒有特別去了解過耦合電容具體數值該怎麼選取，都是按照手冊和協議要求來的（像是pcie 220nf，sas/sata 10nf），還是得了解下。

ac耦合電路可以等效為下面的一階rc高通濾波電路。

電容的特性就是通高頻阻低頻，而電容在ac耦合電路中的作用就是隔直流，通交流。為什麼要隔直流，因為不同的介面電平特性是不一樣的（主要體現在訊號的偏置及擺幅要求不一樣），通過ac耦合能夠使我們重新定義訊號的直流偏置，進而匹配後端的介面。

又上面的電路可以分析得到：

1、vi從0公升到1，在開始階段，電容開始充電，電容相當於短路此時電路中電流最大，re兩端電壓最大，vo=vi；

2、隨著時間推移，電容繼續充電，電容兩端電壓上公升，re兩端電壓減小，即vo減小（或者說隨著電容繼續充電，流過電容的電流開始減小，即流過re的電流減小，re分壓變小，vo減小）；

3、在高速訊號中，當傳送端訊號出現連續的高電平時，接收端接收到的訊號電平會變低（即低頻衰減），時間過長就可能造成誤碼；

4、傳送端在傳送了很長一段連續高電平後，此時接收端電平已經比正常訊號電平要低了，這個時候傳送訊號翻轉，鏈路上的電平會比正常訊號電平更快的達到低電平，這個時間差異叫做訊號抖動（jitter，當然，這只是其中一種抖動）。

所以，為了減輕上面這種效應，我們得想辦法讓低頻訊號過去，依據f=1/2πrc，加大電容就好了，但是電容也不是越大就越好。

由於電容本身還存在寄生電阻和寄生電感，使得電容在高頻條件下呈感性，如下所示，同時，電容值越大，這條曲線會向左移動，即高頻下阻抗會變大。也就是說，電容越大，高頻衰減也越多（換一種說法，電容越大，充電時間也越長，訊號邊沿變緩），同樣也會造成上面說的那種問題。因此耦合電容需要選擇適中值。