11.4 低速模式下的高速模式裝置：hs-mode devices at lower speed modes
高速模式的裝置全部向下相容，並且可以連線到f/s模式的i2c匯流排系統中。這樣的配置下，任何主機碼不能傳輸，所有hs模式主機均保持f / s模式，並且在禁用電流源的情況下以f / s模式速度進行通訊。sdah和sclh引腳用來連線到f/s模式的匯流排系統上，允許高速模式主機裝置上的sda和scl引腳用於其他功能。
11.5 一條序列匯流排系統中的混合速度模式：mixed speed modes on one serial bus system
如果乙個系統中集合了高速、快速和標準模式的裝置，利用內部連線橋（interconnection bridge）使得不同的裝置之間有不同的位元率是有可能的。
其中乙個橋需要在合適的時間連線或者斷開高速模式部分和f/s模式部分，該橋具有電平轉換功能，可連線具有不同供電電壓的裝置。例如，如果sda和scl引腳允許5 v的電壓，vdd2為5v的f/s模式裝置可以和vdd1為3v或更少的hs模式裝置進行連線。該橋整合在hs模式主機裝置裡，並且由序列訊號sdah、sclh、sda和scl完全控制。這樣的橋可以在任何ic中實現為自主電路。
tr1/tr2/tr3是n通道電晶體。tr1和tr2有乙個傳輸門功能，tr3是乙個開漏下拉階段。如果tr1或tr2導通，則它們在兩個方向上都傳遞低電平，否則，當漏極和源極都公升高到高電平時，每個導通的電晶體的漏極和源極之間將具有高阻抗。後一種情況，在f / s模式速度下，由於sdah和sclh將被上拉至vdd1，而sda和scl將被上拉至vdd2，這些電晶體將用作電平轉換器。hs模式主機之一上的橋將sdah和sclh線連線到相應的sda和scl線，從而允許hs模式裝置以較低的速度與f / s模式裝置通訊。如第8節所述，在所有連線的裝置之間進行總f / s模式傳輸期間，可以進行仲裁和同步。但是，在hs模式傳輸期間，橋接器開啟以分隔兩個匯流排部分，並允許hs模式裝置以3.4 mbit / s的速度相互通訊。hs模式裝置和f / s模式裝置之間的仲裁僅在主**（00001***）期間執行，並且通常由乙個hs模式主裝置贏得，因為沒有從機位址具有四個leading zero。其他主機只有傳送保留的8位**（00000***）才能贏得仲裁。 在這種情況下，橋保持關閉狀態，並且傳輸以f / s模式進行。 表3給出了這種系統中可能的通訊速度。
圖24所示的橋將對應的序列匯流排線路互連，從而形成乙個序列匯流排系統。 由於未傳送主**（00001***），因此電流源上拉電路保持禁用狀態，所有輸出級均為漏極開路。 所有裝置（包括hs模式裝置）均根據f / s模式i2c匯流排規範的協議，格式和速度相互通訊。
11.5.2 hs-mode transfer in a mixed-speed bus system
圖25顯示了完整的hs模式傳輸的時序圖，該模式由start條件，主機碼和非確認a（以f / s模式速度）呼叫。 儘管該時序圖分為兩部分，但應將其視為乙個時序圖，時間點th是這兩部分的共同點。
主機碼被活躍或非活躍主機裡的橋識別（圖24），橋扮執行了如下動作：
1）在t1和th之間（圖25），在電晶體tr3關閉來下拉sda線到vss後，tr1電晶體開啟來分離sdah和sda線。
2）sclh和scl全為高電平後（th時刻在圖25中），電晶體tr2開啟來分離sclh和scl線。開始條件後sclh變為低電平之前，tr2必須開啟。
伴隨著乙個重複的start起始條件，在th 之後開始高速模式傳輸。在高速模式傳輸期間，scl線保持高電平，sda線保持在穩態低電平，就是說已經準備好傳輸的停止條件了。
在每個響應或非響應位後，活躍主機disable電流源上拉電路。這就使能了其他的裝置通過延長sclh訊號的低電平週期來延遲序列傳輸。當所有器件都被釋放並且sclh訊號達到high電平時，活躍主機再次重新啟用其電流源上拉電路，從而加快了sclh訊號上公升時間的最後一部分。非常規情況下，任何時間f/s模式裝置可以通過拉低scl線至少1微秒來關閉這個橋（tr1和tr2關閉，tr3開啟）to recover from a bus hang-up。
高速模式以停止條件結束，並將匯流排系統帶回f/s模式。在sdah上檢測到停止條件（tfs在圖25中）後，活躍主機disable電流源mcs。橋同時識別到停止條件並進行如下動作：
1）在tfs後關閉電晶體tr2來通過scl連線sclh；此刻scl和sclh都為高電平。tfs後電晶體tr3開啟，釋放sda線並允許其被上拉電阻rp拉高。這就是f/s模式裝置的停止條件。tr3必須開啟足夠快，以保證停止條件和最早的下乙個開始條件之間的空閒時間滿足快速模式規範。
2）sda到達高電平（圖25中的t2），電晶體tr1關閉來通過sda連線sdah。（note：當所有線路為高電平時進行互連，從而防止匯流排線路出現尖峰）根據快速模式規範，tr1和tr2必須在最短匯流排空閒時間內關閉（詳見表5中的tbuf）。
11.5.3 timing requirements for the bridge in a mixed-speed bus system
從圖25可以看出，電橋在t1，th和tfs處的動作必須非常快，以至於不影響sdah和sclh線。此外，電橋必須滿足sda和scl線路的快速模式規範的相關時序要求。
I2C協議解析
1 基本概念 主機 初始化傳送，產生時鐘訊號和終止傳送的器件 從機 被主機定址的器件 傳送器 傳送資料到匯流排的器件 接收器 從匯流排接收資料的器件 多主機 同時有多於乙個主機嘗試控制匯流排 但不破壞報文 仲裁 是乙個在有多個主機同時嘗試控制匯流排，但只允許其中乙個控制匯流排並使報文不被破壞的過程 ...
i2c 協議解析
1 基本概念 主機 初始化傳送，產生時鐘訊號和終止傳送的器件 從機 被主機定址的器件 傳送器 傳送資料到匯流排的器件 接收器 從匯流排接收資料的器件 多主機 同時有多於乙個主機嘗試控制匯流排 但不破壞報文 仲裁 是乙個在有多個主機同時嘗試控制匯流排，但只允許其中乙個控制匯流排並使報文不被破壞的過程 ...
I2C協議詳解
1 i2c匯流排知識 1.1 i2c匯流排物理拓撲結構 i2c 匯流排在物理連線上非常簡單，分別由sda 序列資料線 和scl 序列時鐘線 及上拉電阻組成。通訊原理是通過對scl和sda線高低電平時序的控制，來產生i2c匯流排協議所需要的訊號進行資料的傳遞。在匯流排空閒狀態時，這兩根線一般被上面所接...