在學習dsp的時候，常常有個問題。f28335的dsp主頻可達150mhz，但是這個150mhz的配置實現方式在示例中只有一種方式。即選用30mhz的晶振，然後使用pll十倍頻得到300mhz之後，然後再2分頻得到150mhz。
經過查詢官方手冊，得到的結論是，常用的配置方式只能是這樣。
主頻的計算
首先看主頻得到的方式。下圖為官方手冊中的時鐘與pll（鎖相環）模組。
然後經過pll得到vcoclk（oscclk，在pll被旁路的時候為oscclk）。這個訊號的頻率由pll中的暫存器配置得到。
然後經過分頻得到clkin，該訊號就是cpu的主頻。
綜上，clkin＝oscclk＊ｍ／ｎ。
其中，ｍ為pll倍頻的倍數，n為分頻的倍數。
配置過程
想要想要配置主頻clkin為f28335的最高主頻150mhz。通過組合看可以有很多中組合。但是官方的手冊中，關於晶振的選擇和分頻有一定的條件，加上這兩個條件，組合就少了。
條件一：首先是官方手冊中關於使用晶振時有頻率限制
條件二：在分頻的時候也有官方手冊中也有個條件，如下圖：
在分頻調頻下，可以使用2分頻或者4分頻。
如果使用4分頻，那麼vcoclk = clkin * 4 = 150 * 4 = 600mhz。
而m的範圍為1~10，然後晶振的範圍為600~60mhz，顯然這不符合官方手冊關於晶振的要求。
如果使用2分頻，那麼vcoclk = clkin * 2 = 150 * 2 = 300mhz。
而m的範圍為1~10，然後晶振的範圍為300~30mhz，由於m為正整數，因此結合官方晶振的範圍，只有倍頻數為9，晶振選擇33.33mhz和倍頻數選擇10，晶振選擇30mhz，這兩種組合。
而常見晶振型號中，晶振頻率沒有33.33mhz的，只有33mhz，但如果選擇33mhz的晶振，此時的主頻為 33 * 9 / 2 = 148.5 mhz，不滿足150mhz的要求。
因此最終只能選擇使用30mhz晶振，倍頻為10，分頻為2的這種組合。
F28335型號DSP的晶元資源
f28335整合了dsp和微控制器的長處。32位浮點dsp 片上儲存器 1 flash 256k times 16位 2 sram 34k times 16位 3 boot rom 8k times 16位 4 opt rom 2k times 16位 片上外設 1 pwm 18路 2 hrpwm ...
關於F28335的DMA用法
參考資料 ti的controlsuit例程裡面的example 2833xadctodma.c和ti的關於dma的reference guide sprufb8d f28335的dma中有幾個概念不容易理解，分別是，burst transfer和wrap。burst 外設中斷一次傳輸的資料，由最多3...
DSP28335中RAM空間不夠的解決方法
因為dsp中ram主要是用來儲存資料，但是當使用fft演算法，小波演算法等時會遇見資料量太大，內部ram空間根本不夠，這個問題的解決方法有兩種 1 如果資料時const型別，可以定義在flash裡面 2 外擴sram。外擴sram後，怎麼使用呢？1 在cmd檔案中定義一段資料空間，如 zone7da...