最近在工作中遇到了乙個摸不著頭腦的問題。
硬體平台：xlinx fpga + ti dsp
dsp使用的ti公司tms320c6672，該晶元io為1.8v電平，而按照產品的設計要求，需要引出3.3v的jtag介面，用於裝機後進行dsp**，正好產品中用到了fpga，就想利用fpga的資源做乙個電平轉換，即dsp的jtag介面引到fpga的1.8v bank的普通io上，然後再在fpga的3.3v bank引出。
assign fpga 1.8v io = fpga 3.3v io
然後在產品除錯時存在這樣乙個現象，在載入fpga 的bit檔案或燒寫. msc檔案後，通過3.3v的埠可以成功進行dsp**，但是一旦給產品重新上電後，dsp連線**器總是失敗。
經檢查，發現電路的io引腳受到了干擾，發生誤觸發（該訊號本來是用來觸發dsp復位的，但是在電路設計中粗心大意，未採用上下拉，導致狀態不定），使dsp進入復位狀態。
將該觸發訊號取消後，**功能有效。
結論1.可以通過fpga不同bank電源電壓不同的特性來實現電平轉換功能。
2.電路中的控制訊號一定要採取上下拉措施，以保證訊號有乙個穩定的狀態，否則及容易收到干擾。
FPGA在電平介面領域的應用
電子技術的發展，產生了各種各樣的電平介面。ttl電平 ttl電平訊號之所以被廣泛使用，原因是因為 通常我們採用二進位制來表示資料。而且規定，5v等價於邏輯 1 0v等價於邏輯 0 這樣的資料通訊及電平規定方式，被稱做ttl 電晶體 電晶體邏輯電平 訊號系統。這是計算機處理器控制的裝置內部各部分之間通...
基於FPGA的VGA介面設計（一）
介面類的設計幾乎是每個fpga設計者都需要做的東西，可以試想一下，乙個沒有介面的設計，我們想要的指令無法傳遞到fpga，fpga中需要反饋的資料也無法被我們所知 因此，在寫這篇部落格以前，我回顧了一下我的學習過程，發現不知不覺中學習了很多種介面，其實在學習的時候並不知道，所以有時候我們得回頭看看，總...
基於FPGA的VGA介面設計（三）
在之前的文章中介紹了有關vga的掃瞄方式 行場同步時序，繼續記錄一下vga時序中的具體引數是怎麼來的。我們經常會看到有關vga解析度這樣的描述 640x480 60hz 當然還有其他的解析度形式，意思就是說，1s之內重新整理60張，每張的有效顯示區域是640x480個畫素點，來看一下下圖中詳細的描述...