系統匯流排pcie3.0鏈路速率最大為（ 126.031）gbps
i2c匯流排中乙個是資料線，另乙個是（時鐘線）
pcb上的互連線按型別分為（微帶線）和（帶狀線）
差分訊號先的基本原則（等距）和（等長）
網路儲存中，das、nas、san的中文名稱為（直連式儲存）、（網路接入儲存）、（儲存區域網路）
解釋sram、ssram、sdram，並說明其異同點。
解釋fpag和asic的概念及區別。
同步電路和非同步電路的區別。
解釋「線與」邏輯，以及實現時在硬體特性上的具體要求。
闡述鎖存器、觸發器、暫存器之間的區別。
多時域設計中，如何處理訊號跨時域。
常用邏輯電平有哪些，ttl和cmos電平能否直接互連。
解釋setup和hold time violation。
非同步d觸發器的verilog module。
d觸發器實現2倍分頻（verilog描述）。
verilog設計10進製計數器。
用verilog寫乙個fifo控制器。
大疆2019校招FPGA筆試總結
1.對於同步fifo，每100個cycle可以寫入80個資料，每10個cycle可以讀出8個資料，fifo的深度至少為？寫時鐘頻率 w clk,讀時鐘頻率 r clk,寫時鐘週期裡，每b個時鐘週期會有a個資料寫入fifo 讀時鐘週期裡，每y個時鐘週期會有x個資料讀出fifo 則，fifo的最小深度是...
2017校招筆試題
題目 輸入乙個字串從左到右遍歷，如果遇到三個連續相同的子串就將這個子串刪除，並將原串剩下的部分拼接到一起，重複上述過程，直到字串中沒有可以刪除的子串。eg 輸入 aaabccdddcb aabbbabbba 輸出 bb a重要 從乙個字串中刪除乙個子串，必須將原字串的內容strcpy到開闢的數字中 ...
京東校招筆試題
題目摘自牛客網 給定字串 ascii碼0 255 陣列，請在不開闢額外空間的情況下刪除開始和結尾處的空格，並將中間的多個連續的空格合併成乙個。例如 i am a little boy.變成 i am a little boy 語言不限，但不要用偽 作答，函式輸入輸出請參考如下的函式原型 void f...