建立時間和保持時間都是針對觸發器的特性說的。
時序圖如下：
建立時間（tsu：set up time）
是指在觸發器的時鐘訊號上公升沿到來以前，資料穩定不變的時間，如果建立時間不夠，資料將不能在這個時鐘上公升沿被穩定的打入觸發器，tsu就是指這個最小的穩定時間。
保持時間（th：hold time）
是指在觸發器的時鐘訊號上公升沿到來以後，資料穩定不變的時間，如果保持時間不夠，資料同樣不能被穩定的打入觸發器，th就是指這個最小的保持時間。
輸出相應時間（tco）
觸發器輸出的響應時間，也就是觸發器的輸出在clk時鐘上公升沿到來之後多長的時間內發生變化，也即觸發器的輸出延時。
可以跑的最高的時鐘頻率是（最小時鐘週期）：
tmin =tco+ tdata + tus
提高時鐘頻率的方法：
只能通過優化組合邏輯的延時時間。
乙個電路的執行時間最高頻率取決於關鍵路徑（最長延時路徑）
改善方法。
1、優化設計
2、流水線設計
數字系統設計常見與之有關的問題
1、問題提出
數字系統設計常見的電路圖，這裡需要保證資料能夠正確的在這兩個觸發器上進行傳輸，由此確定中間組合邏輯電路的傳輸延時的範圍。
tcomb: 組合邏輯電路的傳輸延時
2、第二個觸發器要滿足建立時間的約束條件
時序圖如下，假設d1的輸入為圖中的藍線所示
時序解釋：
在第乙個時鐘上公升沿，前邊的觸發器採集d1訊號，將高電平打入觸發器，經過tco的觸發器輸出延時到達組合邏輯電路。又經過組合邏輯電路的延時tcomb（我們假定組合邏輯電路此時沒有改變訊號的高低，可以把它假定為乙個緩衝器）送到了d2介面上。在第二個時鐘上公升沿到來之前，d2資料線上的訊號要滿足穩定時間》觸發器的建立時間tsu。
tclk - tco - tcomb > tsu考慮最壞的情況：觸發器的輸出延時最大，組合邏輯電路的延時也最大，可得：
tclk - tco-max - tcomb-max > tsu3、第二個觸發器要滿足保持時間的約束條件時序圖如下，假設d1的輸入為圖中的藍線所示
時序解釋：
接著之前的時序圖繼續，在第二個時鐘上公升沿前邊觸發器採集到d1上的低電平，經過tco的延時在q1上得到表達。這個低電平在經過組合電路延時tcomb到達d2。現在的問題是經過這麼tco+tcomb的延時，d2上原本的高電平在第二個時鐘上公升沿到來之後的穩定時間 > 第二個觸發器的保持時間。滿足了這個條件，後邊的觸發器才能穩定的接收到最初由d1傳過來的高電平。
tco + tcomb > th考慮到最壞的情況：觸發器的輸出延時最小，組合邏輯電路的延時也最小
tco-min + tcomb-min > th4、問題的答案我們得到中間組合邏輯電路的輸出延時範圍為：
(tclk - tco-max - tsu) > tcomb > (th - tco-min)部分節選：
FPGA時序分析1 FPGA結構
記錄學習，記錄成長 介紹fpga的基本結構並說明fpga如何實現可程式設計功能。為什麼要了解fpga基本結構呢？了解這些後，在進行fpga設計時，可以大概知道電路在fpga上是如何實現的。在進行時序約束或者提高時鐘頻率時，知其然更知其所以然。目錄 1.fpga介紹 2.fpga組成三要素 2.1 c...
FPGA入門 基本時序元件
1 基礎d觸發器 always表述d觸發器 module dff1 clk,d,q input clk,d output q reg q always posedge clk q d endmoduleposedge clk時鐘邊沿敏感表述，negsedge clk為下降沿敏感，clk為電平敏感。當...
FPGA時序約束筆記3
基於明德揚fpga時序約束教程 其中上游器件 下游器件 約束思路 對於input delay，最大延時就是2.4ns，最小就是1.3ns 對於output delay，由於線路延時使得setup更惡劣，使得hold更容易滿足，setup的要求需要相應提高，hold的要求可以相應降低。設定要求為 2....