理解力stm32時鐘是我們的應用定時器等的基礎，據總結近期工作：
以下是一stm32時鐘樹：
1.首先注意的的是圖中畫綠色圈圈的兩個，hse和hsi分別表示外部時鐘和內部時鐘，當中hse 是是快速外部時鐘。可接石英/陶瓷諧振器，或者接外部時鐘源，hse 也能夠直接做為系統時鐘或者 pll 輸入（從紅圈4處能夠看出），頻率範圍為 4mhz~26mhz。stm32默覺得25mhz,像原子的板子就是8mhz的，所以移植時一定要格外注意。
2.注意紅圈2代表的部分，這裡是主鎖相環倍頻輸出，用於產生系統須要的快速時鐘訊號，如圖綠色箭頭所看到的（stm32另乙個副鎖相環。如紅圈3）
3.區分apb1和apb2
如紅圈8表示的位置。stm32f4 非常多外設的時鐘**，即兩個匯流排橋： apb1 和 apb2。當中 apb1是低速匯流排（最高 42mhz），
apb2 是快速匯流排（最高 84mhz）。
另外定時器部分。如
果所在匯流排（ apb1/apb2）的分頻係數為 1，那麼就不倍頻，假設不為 1（比方 2/4/8/16）。那麼就會 2 倍頻（ fabpx*2）後。作為定時器時鐘輸入。
簡單點說，
舉個apb1的樣例。
系統時鐘是168mhz,apb1分頻係數為
4（system_stm32f4xx.c配置）。則
apb1速度為42mhz,可是掛靠在在該匯流排上的定時器，因為分頻係數
4而不是1，因此定時器輸入頻率為42mhz x 2 =84 mhz
這篇文章也非常好;
STM32F4xx的時鐘樹
stm32f4xx的時鐘樹。注意點1 stmf4xx系統共計有三個主要時鐘源 hsi hse和pll 和兩個次要時鐘源 lse lsi 2 sysclk可以來自hsi hse和pll，多數採用pll頻率最高能達到168mhz。3 rtc時鐘可以來自lse lsi和hse，但只有用lse時，才能保證系...
STM32F4XX 學習日誌 按鍵觸發外部中斷
使用反客科技stm32f407vet6 m1的核心板，板載8m主時鐘晶振 hse 32.768khz低速外部晶振 lse 含有乙個使用者led以及乙個使用者按鍵。使用按鍵以及外部中斷，程式設計實現按鍵控制led燈狀態。本次實驗採用的核心板，帶有乙個led燈以及乙個按鍵，核心版圖如下 復位按鍵以及電源...
基於stm32f407建立stm32F427工程
分為三個部分 1.啟動檔案 2.fwilib 包含兩個資料夾inc和src。src裡面是stm32資源的c檔案，inc則是32資源的h檔案 3.user這也是我不太理解的部分 ddbugconfig只包含了用於debug的初始化，則是f4的系統檔案。我是在f407的基礎上改的 總的來說 1.改了晶元...