看到的乙個牛人對fpga的理解，看來fpga太厲害了！
fpga多數情況下相比asic而言，晶元成本大概是100倍的關係，最大的浪費在lut這裡，做出乙個lut-4需要16位儲存單元，再加乙個4－16解碼器，以及其它的連線資源，做成乙個lut－4，至少需要16×6＋8個電晶體。那麼做乙個4輸入邏輯，設計的好的話如果用電晶體來做最多使用不超過8個電晶體。假設用lut來做，相當於用了13倍的電晶體來做同樣一件事。muxf和muxcy佔的電晶體反而少很多，用這些部件速度會快很多。lut本質上是乙個16bit儲存器，fd是1bit儲存器，fpga本質上大量的儲存器，當把fpga的lut和fd盡量用於儲存器時，資源利用率就高。
fpga的優勢就在儲存頻寬上，想想普通乙個spartan－3a，20k個lut，每個執行到200mhz，相當於4000gb/s的頻寬，乙個先進的cpu的一級快取的頻寬都比這差得遠。現在最先進的fpga，效能相當於這個效能的200倍，想想看這是怎麼乙個bt的野獸。我的思想是，做同乙個設計，盡量把邏輯轉化為分布式儲存器操作。在乙個最優化的邏輯設計裡，把邏輯轉化為儲存器操作後，資源利用率差不多還可以可以提公升10倍。當然這個轉化過程就要靠悟了。一直以來我強調要學好內功，就是在這些轉化過程中體現價值。
另外，那個儲存的事情，由於公司政策和職務的關係，現在不能做出來，這不是技術問題，技術方案3年前就有了，但已經銷毀，再等時機。順便提一下，這個儲存的基本思想是大家都知道的，類似lzw壓縮，但是樣本不是64k而是非常大，大到2的64次方，檢索過程複雜度極大，我只是把複雜度最大的檢索過程轉移到最另乙個問題的解決上去了。檢索過程的思想是解決搜尋引擎問題的，做儲存只是把檢索過程用在lzw壓縮上。
最近驗證了這個思想,資源利用率一下子提公升了8倍,我都覺得很恐怖,在spartan-3a中,2000個silices相當於20萬門可以實現16個帶plbdma和ptp的乙太網控制器mac,以前最優化設計只能做2個,xilinx官方的只能做0.5個.第一次思想進步,資源利用率提高了4倍,第二次進步,又提高了8倍.思想這**太強大了,我都覺得可怕.
下一步將利用這個思想做一些bt的東西.
FPGA 對FPGA的理解
該文章主要描述對fpga的理解及其在嵌入式開發中fpga的配合問題。1 fpga的設計流程 fpga field programmable gate array 是一種可程式設計的邏輯電路，可以通過硬體描述語言verilog或者vhdl實現邏輯電路的設計。其設計流程如下 其中，功能 又可以稱為前 主...
FPGA牛人的經驗分享
fpga牛人的經驗分享 這裡我談談我的一些經驗和大家分享，希望能對ic設計的新手有一定的幫助，能使得他們能少走一些彎路 在ic工業中有許多不同的領域，ic設計者的特徵也會有些不同。在a領域的乙個好的ic設計者也許會花很長時間去熟悉b領域的知識。在我們職業生涯的開始，我們應該問我們自己一些問題，我們想...
牛人的FPGA設計經驗分享
在ic工業中有許多不同的領域，ic設計者的特徵也會有些不同。在a領域的乙個好的ic設計者也許會花很長時間去熟悉b領域的知識。在我們職業生涯的開始，我們應該問我們自己一些問題，我們想要成為怎樣的ic設計者?消費?pc外圍?通訊?微處理器或dsp?等等?ic設計的基本規則和流程是一樣的，無論啥樣的都會加...