學習《zynq soc 修煉秘籍》記錄筆記
1、頂層檔案： 物件+功能+top 例：video_oneline_top
2、邏輯控制檔案：介於頂層和驅動層檔案之間 物件+ctr 例：ddr_ctr.v
3、驅動程式命名： 物件+功能+dri 例：led_dri.v、uart_rxd_dri.v
4、引數檔案命名： 物件+para 例：lcd_para.v
5、模組介面命名：檔名+u 例：lcd_dir lcd_dir_u(......)
6、模組介面命名：特徵名+檔名+u 例：mcb_read c3_mcb_read_u
7、埠注釋： input video_vs_i //輸入場同步入
8、訊號命名：命名總體規則： 物件+功能+（極性）+特性
9、時鐘訊號：物件+功能+特性 例：phy_txclk_i、sys_50mhz_i
10、復位訊號：物件+功能+極性+特性 例：phy_rst_n_i、sys_rst_n_i
11、延遲訊號：物件+功能+特性1+特性2 例：fram_sync_i_r0、fram_sync_i_r1（sync同步）
12、特定功能計數器 ：
13、一般計數器：cnt+序號 用於不易混淆的計數 例：cnt0、cnt1、cnt2
14、時序同步訊號： 物件+功能+特性 例：line_sycs_i、fram_sysc_i
15、使能訊號 ：
FPGA Verilog按鍵消抖
硬體 鋯石a4開發板，altera ep4ce10f17c8 語言 verilog hdl 原理 機械式按鍵大概有20ms的抖動，所以檢測到按鍵變化後等20ms再判斷一次，如果鍵值相同才視為有效 頂級模組按鍵切換led顯示 module key led,key,clock,reset input c...
FPGA Verilog語言常用語法
本文介紹fpga verilog語言語法知識。1.邏輯值，verilog語言中有四種邏輯值，分別代表4中邏輯狀態，邏輯1 高電平狀態 邏輯0 低電平狀態 邏輯x 不定狀態 邏輯z 高阻狀態。2.標誌符，verilog語言中的標誌符用於定義模組名 埠號 訊號名等，注意識別符號的定義是區分大小寫的。3....
從零開始學FPGA Verilog基礎語法
verilog hdl hardware description language 是在用途最廣泛的c語言的基礎上發展起來的一種硬體描述語言，具有靈活性高 易學易用等特點。verilog容易掌握，只要有c語言的程式設計基礎，通過比較短的時間，經過一些實際的操作，可以在1個月左右掌握這種語言。我們先看...