下面的經驗在vivado的rtl級綜合驗證：
1，always過程中 中間變數自己給自己賦值的操作，在綜合出來的電路中會被忽略掉， 因為對電路的輸出沒有意義。
2，輸入訊號賦值給中間變數， 但是沒有跟輸出相關，被綜合掉。
3，中間變數賦給常量值，在綜合時會根據位值 直接連線對應位d觸發器的set訊號，使d觸發器常量，而不會連線跟clk有關的d訊號。
4，語句的書寫順序與執行順序無關，但是與綜合順序有關，如果發生衝突，例如兩個訊號同時連線到輸出訊號， 那麼後面書寫的語句會將前面書寫的語句生成的電路覆蓋掉。
5，輸入訊號，中間結果賦給中間變數，只要這個中間變數最後與輸出有關，就會在中間生成觸發器來儲存，這個就是寫流水線的方法。
Linux下 Vivado無GUI安裝
使用cd命令進入解壓檔案的目錄下 找到xsetup檔案 修改許可權 chmod x xsetup.xsetup b configgen記住這個地方的生成配置檔案的位置 例如這個位置 public home xqq xilinx install config.txt同時也可以對配置檔案進行修改 nan...
ubuntu下Vivado環境搭建和除錯
由於需要針對xilinx zynq系列進行軟硬體協同設計。這裡索性直接將vivado安裝在ubuntu系統中 而不是安裝在虛擬機器上的ubuntu系統 安裝vivado 可以參照部落格 採用串列埠進行除錯時，這裡採用介面化的cutecom 安裝過程如下 sudo apt get install cu...
Vivado綜合簡介
1 本節目錄 2 本節引言 3 fpga簡介 4 vivado綜合簡介 5 結束語。不積跬步，無以至千里 不積小流，無以成江海。就是說 不積累一步半步的行程，就沒有辦法達到千里之遠 不積累細小的流水，就沒有辦法匯成江河大海。fpga field programmable gate array 是在p...