cpu執行指令，儲存器系統為cpu存放指令和資料
cpu *****=暫存器*****=
cache memory 快取記憶體儲存器 -小的，快速的
main memeory 主儲存器（主存）-大的，慢速的
隨機訪問儲存器：（random-access memory，ram）
靜態的（sram），作為快取記憶體儲存器和；
動態的（dram），作為主存或者幀緩衝區；
sram>dram。
非易失性儲存器：rom(read-only memory,唯讀儲存器)
資料流是通過匯流排（bus）的共享電路在cpu和dram主存之間來回，他們之間的步驟稱為匯流排事務，
從記憶體–>cpu 稱為讀事務；
從cpu–>記憶體 稱為寫事務
mov a %eax（讀事務）
cpu將位址a放到儲存器匯流排；
主存從匯流排讀出a，接收字x,然後將x放到匯流排上
cpu從匯流排上讀出字x,並將它拷貝到暫存器%eax中。
mov %eax a（寫事務）
cpu將位址a放到儲存器匯流排上，主存讀出這個位址，並等待資料；
cpu將資料字y放到匯流排上；
主存從匯流排上讀取數字y，並將他儲存在位址a；
計算機系統儲存器分類和匯流排分類
1 按儲存介質 2 按儲存方式 3 按讀寫功能 4 按資訊儲存性 5 按用途 根據儲存器在計算機系統中所起的作用，可分為主儲存器 輔助儲存器 高速緩衝儲存器 控制儲存器等。為了解決對儲存器要求容量大，速度快，成本低三者之間的矛盾，通常採用多級儲存器體系結構，即使用高速緩衝儲存器 主儲存器和外儲存器。...
計算機系統匯流排基礎
華清遠見嵌入式學院 講師。一 匯流排的概念 在計算機系統中，不同的子系統必須具有連線彼此的介面，比如，記憶體和處理器需要通訊，處理器和i o裝置也需要通訊。這些工作都是由匯流排來完成的。匯流排就是一條共享的通訊鏈路，它用一套線路來連線多個子系統。下圖是乙個典型的計算機匯流排示意圖 匯流排結構的兩個主...
計算機系統的儲存器結構
計算機系統的儲存器被組織成乙個6個層次的金字塔形的層次結構，如下圖 s0層為cpu內部暫存器 s1層為晶元內部的快取記憶體 cache 記憶體 s2層為晶元外的快取記憶體 sram dram ddram s3層為主儲存器 flash prom eprom eeprom s4層為外部儲存器 磁碟 光碟...