Quartus II 全加器的設計

quartus-ii 全加器的設計

一、全加器的實驗原理

全加器可以由兩個半加器和乙個或門連線而成，這樣得到的半加器電路稱為頂層檔案。

下面全加器的設計採用層次結構的vhdl程式設計方法，採用元件例化語句。

二、全加器電路圖

三、設計步驟

1. 建立工程。

2. 編寫vhdl檔案。

3. **波形。（這裡採用modelsim**波形）

四、參考程式

1. 半加器

library ieee;       --庫檔案  

use ieee.std_logic_1164.all;  
entity h_adder is   --實體  
port(            --埠定義  
a  : in  std_logic;  
b  : in  std_logic;  
so : out std_logic;  
co : out std_logic  
);  
end entity h_adder;  
architecture fh1 of h_adder is   --結構體  
begin  
so <= a xor b;  
co <= a and b;  
end architecture fh1; 

library ieee;     --庫檔案

use ieee.std_logic_1164.all;
entity or2a is
port(a, b : in std_logic; c : out std_logic);
end entity or2a;
architecture one of or2a is
begin
c <= a or b;
end architecture one;

library ieee;      --庫檔案

use ieee.std_logic_1164.all;
entity f_adder is  --實體
port(ain,bin,cin : in std_logic;
cout, sum : out std_logic);
end entity f_adder;
architecture fd1 of f_adder is  --結構體
component h_adder            --元件例化語句
port(a,b : in std_logic; co,so : out std_logic);
end component;
component or2a               --元件例化語句
port(a,b : in std_logic; c : out std_logic);
end component;
signal net1,net2,net3 : std_logic;
begin
u1 : h_adder port map(a=>ain, b=>bin, co=>net2, so=>net1);   --連線關係
u2 : h_adder port map(net1, cin, net3, sum);
u3 : or2a port map(a=>net2, b=>net3, c=>cout);
end architecture fd1;

1. 時序**

2. 功能**

經過驗證，時序**圖和功能**圖均符合要求，結果是正確的。

實驗一 四位全加器的RTL設計

為了熟悉整個數字ic設計流程，以知識點 實驗的方式記錄。四位全加器的寫法有很多種，按照fpga的設計方法，可以直接呼叫乙個四位的加法器 但數字ic基於標準cell的設計，為了速度與面積的trade off，以及後端佈線方便，本實驗採用模組呼叫的寫法。module adder 4bits input ...

關於Quartus II的應用

建立乙個自定義列表 如何建立乙個註腳 注釋也是必不可少的 katex數學公式 新的甘特圖功能，豐富你的文章 uml 圖表 flowchart流程圖 匯出與匯入 你好！這是你第一次使用markdown編輯器所展示的歡迎頁。如果你想學習如何使用markdown編輯器,可以仔細閱讀這篇文章，了解一下mar...

一位全加器 VHDL設計與實現

一 設計目的 熟悉quartus ii 的vhdl 文字設計流程全過程，學習組合電路的設計，和測試。二 設計內容 設計一位全加器，給出程式的設計 軟體編譯 分析 硬體測試及詳細實驗過程。三 程式設計原理 實驗步驟 1 新建乙個quartus 工程，用以在de2平台上實現所要求的電路。2 建立乙個vh...