抗干擾電路設計

在電子系統設計中，為了少走彎路和節省時間，應充分考慮並滿足抗干擾性的要求，避免在設計完成後再去進行抗干擾的補救措施。形成干擾的基本要素有三個：

（1）干擾源，指產生干擾的元件、裝置或訊號，用數學語言描述如下：du/dt， di/dt大的地方就是干擾源。如：雷電、繼電器、可控矽、電機、高頻時鐘等都可能成為干擾源。

（2）傳播路徑，指干擾從干擾源傳播到敏感器件的通路或媒介。典型的干擾傳播路徑是通過導線的傳導和空間的輻射。

（3）敏感器件，指容易被干擾的物件。如：a/d、d/a變換器，微控制器，數字ic，弱訊號放大器等。

抗干擾設計的基本原則是：抑制干擾源，切斷干擾傳播路徑，提高敏感器件的抗干擾性能。

1、抑制干擾源

抑制干擾源就是盡可能的減小干擾源的du/dt，di/dt。這是抗干擾設計中最優先考慮和最重要的原則，常常會起到事半功倍的效果。減小干擾源的du/dt主要是通過在干擾源兩端併聯電容來實現。減小干擾源的di/dt則是在干擾源迴路串聯電感或電阻以及增加續流二極體來實現。

抑制干擾源的常用措施如下：

（1）繼電器線圈增加續流二極體，消除斷開線圈時產生的反電動勢干擾。僅加續流二極體會使繼電器的斷開時間滯後，增加穩壓二極體後繼電器在單位時間內可動作更多的次數。

（2）在繼電器接點兩端並接火花抑制電路（一般是rc串聯電路，電阻一般選幾k到幾十k，電容選0.01uf），減小電火花影響。

（3）給電機加濾波電路，注意電容、電感引線要盡量短。

（4）電路板上每個ic要並接乙個0.01μf～0.1μf高頻電容，以減小ic對電源的影響。注意高頻電容的佈線，連線應靠近電源端並盡量粗短，否則，等於增大了電容的等效串聯電阻，會影響濾波效果。學加科技pcb3.com 。

（5）佈線時避免90度折線，減少高頻雜訊發射。

（6）可控矽兩端並接rc抑制電路，減小可控矽產生的雜訊（這個雜訊嚴重時可能會把可控矽擊穿的）。

2、按干擾的傳播路徑可分為傳導干擾和輻射干擾兩類。

所謂傳導干擾是指通過導線傳播到敏感器件的干擾。高頻干擾雜訊和有用訊號的頻帶不同，可以通過在導線上增加濾波器的方法切斷高頻干擾雜訊的傳播，有時也可加隔離光耦來解決。

電源雜訊的危害最大，要特別注意處理。所謂輻射干擾是指通過空間輻射傳播到敏感器件的干擾。一般的解決方法是增加干擾源與敏感器件的距離，用地線把它們隔離和在敏感器件上加蔽罩。

切斷干擾傳播路徑的常用措施如下：

（1）充分考慮電源對微控制器的影響。電源做得好，整個電路的抗干擾就解決了一大半。許多微控制器對電源雜訊很敏感,要給微控制器電源加濾波電路或穩壓器，以減小電源雜訊對微控制器的干擾。比如，可以利用磁珠和電容組成π形濾波電路，當然條件要求不高時也可用100ω電阻代替磁珠。學加科技

（2）如果微控制器的i/o口用來控制電機等雜訊器件，在i/o口與雜訊源之間應加隔離（增加π形濾波電路）。控制電機等雜訊器件，在i/o口與雜訊源之間應加隔離（增加π形濾波電路）。

（3）注意晶振佈線。晶振與微控制器引腳盡量靠近，用地線把時鐘區隔離起來，晶振外殼接地並固定。此措施可解決許多疑難問題。

（4）電路板合理分割槽，如強、弱訊號，數字、模擬訊號。盡可能把干擾源（如電機，繼電器）與敏感元件（如微控制器）遠離。

（5）用地線把數字區與模擬區隔離，數字地與模擬地要分離，最後在一點接於電源地。a/d、d/a晶元佈線也以此為原則，廠家分配a/d、d/a晶元引腳排列時已考慮此要求。

（6）微控制器和大功率器件的地線要單獨接地，以減小相互干擾。大功率器件盡可能放在電路板邊緣。

（7）在微控制器i/o口，電源線，電路板連線線等關鍵地方使用抗干擾元件，如磁珠、磁環、電源濾波器，遮蔽罩，可顯著提高電路的抗干擾性能。

3、提高敏感器件的抗干擾性能

提高敏感器件的抗干擾性能是指從敏感器件這邊考慮儘量減少對干擾雜訊的拾取，以及從不正常狀態盡快恢復的方法。

提高敏感器件抗干擾性能的常用措施如下：

（1）佈線時儘量減少迴路環的面積，以降低感應雜訊。

（2）佈線時，電源線和地線要盡量粗。除減小壓降外，更重要的是降低耦合雜訊。

（3）對於微控制器閒置的i/o口，不要懸空，要接地或接電源。其它ic的閒置端在不改變系統邏輯的情況下接地或接電源。

（4）對微控制器使用電源監控及看門狗電路，如：imp809，imp706，imp813， x25043，x25045等，可大幅度提高整個電路的抗干擾性能。

（5）在速度能滿足要求的前提下，盡量降低微控制器的晶振和選用低速數位電路。

（6）ic器件盡量直接焊在電路板上，少用ic座。