明眼人知道，在vivado設計工作中，按部就班的模組化了設計，其實還可以用tcl指令碼實現，tcl語句可以在vivado的tcl console逐條執行，當然也可以寫成指令碼一次執行。這就好比matlab的命令和.m檔案的關係一樣。
摸清後，對tcl指令碼進行了，解讀，你會發現最容易出錯的是檔案目錄和工程目錄的設定，一般需要修改類似「./」「../」為自己的工程目錄和設定目錄。
另外，在執行tcl指令碼中，還有版本的現在，一般會有乙個隊版本的判斷在生成block design的指令碼開頭。當然如果安裝不同版本的vivado，可以嘗試直接把這段語句修改為目前版本，在2015到2016中是沒有問題，可以順利編譯，但實際效果還沒在板子上驗證。官方推薦為在相應版本下執行tcl指令碼，然後用新版本開啟老工程，公升級。
最後就是依據tcl console的不同warning或error做出tcl指令碼的修改。
PCIE 之 FPGA 官方自帶example應用
2 驅動安裝 驅動在ip核文件中有鏈結。3 用指令測試 a xdma test.exe 回環測試 pc 發4096 bytes的資料，在官方給的原始參考 中，直接fpga內部回環，資料返回到pc.b xdma rw.exe h2c 0 write 0x0 b f datafile4k.bin l 4...
情感分類 example
title 情感分類 example tags nltk 最近在讀 natural language processing with python 重點是學習如何進行文字的情感分類。在學習了一些簡單的python和nltk後，實踐第六章中的文件分類。由於自己用的是python3.5，而書中 是pyt...
xilinx時鐘問題 IBUFG
xilinx時鐘問題 之前用altera沒有什麼問題，都是直接連線上的，我在xilinx平台上做ddr2，需要200m的時鐘訊號，我就用dcm倍頻了乙個，直接接在ddr2的ipcore上面，出現了如下錯誤，請大神指點一二，不勝感激！error ngdbuild 770 ibufg test ddr2...