在xilinx下每種操作其實都對應著一種工具，邏輯綜合，網表與constraint fie的合併，布局佈線等等。下面就對各個工具做乙個總結。
1，xst(xilinx synthesis technology)是xilinx退出的邏輯語言綜合工具，它所做的就是把hdl語言表述的邏輯綜合成特定的網表檔案(netlist file)，即ngc檔案。ngc包含著電路的邏輯設計。
2，ngdbuild，在xilinx的ise整合開發環境下有一步叫translate其實就是對應著ngdbuild操作，ngdbuild讀取xst產生的ngc網表檔案，結合ucf(user constraint file)，生成乙個ngd檔案(native generic database)，這個檔案對設計的邏輯描述，包含各種邏輯單元，比如，與門，非門，lut，flip-flop以及ram。在ngdbuild操作完成之後，會產生乙個.bld的報告，用來記錄ngdbuild操作的各種資訊。
3，map，在xilinx的ise整合開發環境下同樣也有一部叫map就對應著map操作，map讀取ngdbuild產生的ngd網表檔案，然後把ngd網表檔案中包含的邏輯原件（與非門以及ram等）對映成fpga中的元件，map的輸出乙個是.ncd檔案，乙個是.pcf檔案。在map操作完成之後，會產生乙個.mrp的報告，用來記錄map過程中的各種資訊。
4，par，par所做的操作就是布局佈線，par的輸入是map操作的輸出檔案.ncd檔案和.pcf檔案，par的輸出也是乙個.ncd檔案，這兩個.ncd檔案，名稱是不同的，在map操作完成之後，也會產生乙個.par的報告，用來記錄par過程中的各種資訊，同時par還會產生pad、csv、txt file用來記錄管腳的分配資訊。
5，bitgen，bitgen就是產生配置流的操作，bitgen的輸入就是par操作的輸出檔案.ncd檔案，bit的輸出如果沒有指明，預設就是routed.bit檔案，同樣在bitgen操作完成之後，會產生乙個.bgn檔案用來記錄bitgen過程中的各種資訊。
Xilinx原語歸納總結
為乙個差分訊號輸出的buffer，如圖 vhdl例化 bufds inst obufds generic map iostandard default specify the output i o standard slew slow specify the output slew rate por...
Xilinx開發入門之工具使用
基本步驟是 寫完.v檔案後開始綜合synthesize 然後開啟planahead post synthesis分配引腳 會自動新增.ucf檔案 若要使用chipscope，則new乙個.cdc檔案 chipscope definition and connection file trigger w...
Xilinx實習一年總結
從去年7月4號來到上海xilinx，轉眼間已經一年。這一年學了很多知識，也長了很多見識。去年七月一到公司，立即投入到攝像頭 ddr hdmi影象通路的研發中。就是在zedboard板卡上，通過外接攝像頭採集影象，在pl部分將採集的畫素資料進行拼接，轉換成axi stream格式，然後儲存到板卡上的d...